• / 23
  • 下載費用:30 金幣  

一種串行總線控制方法及裝置.pdf

摘要
申請專利號:

CN201510344618.4

申請日:

2015.06.19

公開號:

CN104991876A

公開日:

2015.10.21

當前法律狀態:

授權

有效性:

有權

法律詳情: 授權|||實質審查的生效IPC(主分類):G06F 13/38申請日:20150619|||公開
IPC分類號: G06F13/38; G06F13/42 主分類號: G06F13/38
申請人: 福建星網銳捷網絡有限公司
發明人: 林聚承
地址: 350002福建省福州市倉山區金山大道618號桔園州工業園19#樓
優先權:
專利代理機構: 北京同達信恒知識產權代理有限公司11291 代理人: 黃志華
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201510344618.4

授權公告號:

||||||

法律狀態公告日:

2018.11.09|||2015.11.18|||2015.10.21

法律狀態類型:

授權|||實質審查的生效|||公開

摘要

本發明實施例提供了一種串行總線控制方法及裝置,所述方法包括:對待傳輸數據的主設備接口和從設備接口進行檢測;當檢測到所述主設備接口為低電平時,開啟主從傳輸開關,將所述主設備發送的低電平信號傳輸至所述從設備,當檢測到所述主設備接口為高電平時,關閉主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號;當檢測到所述從設備接口為低電平時,開啟從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備,當檢測到所述從設備接口為高電平時,關閉從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號。本發明實施例提供的串行總線控制方法及裝置,能夠低成本控制串行總線的多通道傳輸。

權利要求書

權利要求書
1.  一種串行總線控制方法,其特征在于,包括:
對待傳輸數據的主設備接口和從設備接口進行檢測;
當檢測到所述主設備接口為低電平時,開啟主從傳輸開關,將所述主設備發送的低電平信號傳輸至所述從設備,當檢測到所述主設備接口為高電平時,關閉主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號;
當檢測到所述從設備接口為低電平時,開啟從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備,當檢測到所述從設備接口為高電平時,關閉從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號。

2.  根據權利要求1所述的方法,其特征在于,所述方法還包括:
多路選擇開關和多路分發器件利用通道選擇信號進行待傳輸信號的主設備接口和從設備接口的選擇。

3.  根據權利要求2所述的方法,其特征在于,所述當檢測到所述主設備接口為低電平時,開啟主從傳輸開關,將所述主設備發送的低電平信號傳輸至所述從設備,具體為:
接收所述主設備接口輸出的低電平信號和從主傳輸開關輸出的信號并處理;
處理得到的信號使能所述主從傳輸開關通過多路分發器件驅動所述從設備接口為低電平;
所述當檢測到所述主設備接口為高電平時,關閉主從傳輸開關,具體為:
接收所述主設備接口輸出的高電平信號和從主傳輸開關輸出的信號并處理;
處理得到的信號使能所述主從傳輸開關通過所述多路分發器件停止驅動所述從設備接口為低電平。

4.  根據權利要求3所述的方法,其特征在于,所述接收所述主設備接口輸出的低電平信號和從主傳輸開關輸出的信號并處理,具體為:
分別將所述主設備接口輸出的低電平信號和所述從主傳輸開關輸出的低電平信號反相為第一高電平信號和第二高電平信號;
將第一高電平信號和第二高電平信號進行與操作后,輸出第三高電平信號;
所述用處理得到的信號使能所述主從傳輸開關驅動所述從設備接口為低電平,將所述主設備發送的低電平信號傳輸至所述從設備,具體為:
主從傳輸開關接收第三高電平信號,并在接收的時鐘信號的下一個上升沿輸出第五高電平信號;
多路分發器件接收到所述第五高電平信號后,開啟輸出使能,驅動所述從設備接口為低電平;
所述接收所述主設備接口輸出的高電平信號和從主傳輸開關輸出的信號并處理,具體為:
分別將所述主設備接口輸出的高電平信號和所述從主傳輸開關輸出的低電平信號反相為第一低電平信號和第四高電平信號;
將第一低電平信號和第四高電平信號進行與操作后,輸出第二低電平信號;
所述用處理得到的信號使能所述主從傳輸開關停止驅動所述從設備接口為低電平,具體為:
主從傳輸開關接收第二低電平信號,并在接收的時鐘信號的下一個上升沿輸出第三低電平信號;
多路分發器件接收到所述第三低電平信號后,關閉輸出使能,停止驅動所述從設備接口為低電平。

5.  根據權利要求2所述的方法,其特征在于,所述當檢測到所述從設備接口為低電平時,開啟從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備,具體為:
接收所述從設備接口輸出的低電平信號和所述主從傳輸開關輸出的信號并處理;
用處理得到的信號使能所述從主傳輸開關驅動所述主設備接口為低電平;
所述當檢測到所述從設備接口為高電平時,關閉從主傳輸開關,具體為:
接收所述從設備接口輸出高電平信號和所述主從傳輸開關輸出的信號并處理;
用處理得到的信號使能所述從主傳輸開關停止驅動所述主設備接口為低電平。

6.  根據權利要求5所述的方法,其特征在于,所述接收所述從設備接口輸出的低電平信號和所述主從傳輸開關輸出的信號并處理,具體為:
分別將所述從設備接口輸出的低電平信號和所述從主傳輸開關輸出的低電平信號反相為第六高電平信號和第七高電平信號;
將第六高電平信號和第七高電平信號進行與操作后,輸出第八高電平信號;
所述用處理得到的信號使能所述從主傳輸開關驅動所述主設備接口為低電平,將所述從設備發送的數據傳輸至所述主設備,具體為:
從主傳輸開關接收第八高電平信號,并在接收的時鐘信號的下一個上升沿輸出第十高電平信號;
第十高電平信號輸出至所述主設備接口,驅動所述主設備接口為低電平;
所述接收所述從設備接口輸出高電平信號和所述主從傳輸開關輸出的信號并處理,具體為:
分別將所述從設備接口輸出的高電平信號和所述主從傳輸開關輸出的低電平信號反相為第四低電平信號和第九高電平信號;
將第四低電平信號和第九高電平信號進行與操作后了,輸出第五低電平信號;
所述用處理得到的信號使能所述從主傳輸開關停止驅動所述主設備接口為低電平,具體為:
從主傳輸開關接收第五低電平信號,并在接收的時鐘信號的下一個上升沿輸出第六低電平信號;
第六低電平信號輸出至所述主設備接口,停止驅動所述主設備接口為低電平。

7.  一種串行總線控制裝置,其特征在于,所述裝置包括:檢測模塊、第一控制模塊、第二控制模塊;其中,
檢測模塊,用于對待傳輸數據的主設備接口和從設備接口進行檢測;
第一控制模塊,用于當檢測模塊檢測到所述主設備接口為低電平時,開啟自身的主從傳輸開關,將所述主設備發送的低電平信號傳輸至所述從設備,當檢測到所述主設備接口為高電平時,關閉所述主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號;
第二控制模塊,用于當檢測模塊檢測到所述從設備接口為低電平時,開啟自身的從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備,當檢測到所述從設備接口為高電平時,關閉所述從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號。

8.  根據權利要求7所述的裝置,其特征在于,所述裝置還包括:多路選擇開關及多路分發器件,分別用于利用通道選擇信號進行待傳輸信號的主設備接口和從設備接口的選擇。

9.  根據權利要求8所述的裝置,其特征在于,所述第一控制模塊還包括第一處理子模塊;其中,
當所述檢測模塊檢測到所述主設備接口為低電平時,所述第一處理子模塊,用于接收所述主設備接口輸出的低電平信號和從主傳輸開關輸出的信號并處理;
所述主從傳輸開關,用于接收所述第一處理子模塊處理得到的信號,并通過多路分發器件驅動所述從設備接口為低電平;
當所述檢測模塊檢測到所述主設備接口為高電平時,所述第一處理子模塊,還用于接收所述主設備接口輸出的高電平信號和從主傳輸開關輸出的信號并處理;
所述主從傳輸開關,還用于接收所述第一處理子模塊處理得到的信號,并通過所述多路分發器件停止驅動所述從設備接口為低電平。

10.  根據權利要求9所述的裝置,其特征在于,所述第一處理子模塊具體用于分別將所述主設備接口輸出的低電平信號和所述從主傳輸開關輸出的低電平信號反相為第一高電平信號和第二高電平信號;將第一高電平信號和第二高電平信號進行與操作后,輸出第三高電平信號;或,
分別將所述主設備接口輸出的高電平信號和所述從主傳輸開關輸出的低電平信號反相為第一低電平信號和第四高電平信號;將第一低電平信號和第四高電平信號進行與操作后,輸出第二低電平信號;
所述主從傳輸開關,具體用于接收第三高電平信號,并在接收的時鐘信號的下一個上升沿輸出第五高電平信號至所述多路分發器件;或,接收第二低電平信號,并在接收到的時鐘信號的下一個上升沿輸出第三低電平信號至所述多路分發器件;
所述多路分發器件,用于接收到所述第五高電平信號后,開啟輸出使能,驅動所述從設備接口為低電平;或,接收到所述第三低電平信號后,關閉輸出使能,停止驅動所述從設備接口為低電平。

11.  根據權利要求8所述的裝置,其特征在于,所述第二控制模塊還包括第二處理子模塊;其中,
當所述檢測模塊檢測到所述從設備接口為低電平時,所述第二處理子模塊,用于接收所述從設備接口輸出的低電平信號和所述主從傳輸開關輸出的信號并處理;
所述從主傳輸開關,用于接收所述第二處理子模塊處理得到的信號,并驅動所述主設備接口為低電平;
當所述檢測模塊檢測到所述從設備接口為高電平時,所述第二處理子模塊,還用于接收所述從設備接口輸出的高電平信號和所述主從傳輸開關輸出的信號并處理;
所述從主傳輸開關,還用于接收所述第二處理子模塊處理得到的信號,并停止驅動所述主設備接口為低電平。

12.  根據權利要求11所述的裝置,其特征在于,所述第二處理子模塊具體用于分別將所述從設備接口輸出的低電平信號和所述從主傳輸開關輸出的低電平信號反相為第六高電平信號和第七高電平信號;將第六高電平信號和第七高電平信號進行與操作后,輸出第八高電平信號;或,
分別將所述從設備接口輸出的高電平信號和所述主從傳輸開關輸出的低電平信號反相為第四低電平信號和第九高電平信號;將第四低電平信號和第九高電平信號進行與操作后了,輸出第五低電平信號;
所述從主傳輸開關,具體用于接收第八高電平信號,并在接收的時鐘信號的下一個上升沿輸出第十高電平信號;第十高電平信號輸出至所述主設備接口,驅動所述主設備接口為低電平;或,從主傳輸開關接收第五低電平信號,并在接收的時鐘信號的下一個上升沿輸出第六低電平信號;第六低電平信號輸出至所述主設備接口,停止驅動所述主設備接口為低電平。

說明書

說明書一種串行總線控制方法及裝置
技術領域
本發明涉及計算機技術領域,尤其涉及一種串行總線控制方法及裝置。
背景技術
總線(BUS)是指通過分時復用的方式,將信息從一個或多個源部件傳送到一個或多個目的部件的一組傳輸線。按照傳輸數據的方式劃分,可以分為串行總線和并行總線。串行總線中,二進制數據逐位通過一根數據線發送到目的器件;并行總線的數據線通常超過2根。
串行總線可以為內部集成電路(Inter Integrated-circuit Bus,I2C)總線、串行管理接口(Serial Management Interface,SMI)總線等等,SMI總線和I2C總線工作原理類似,下面以I2C總線為例進行說明。
I2C總線是由Philips開發的一種簡單的雙向兩線串行總線,能夠有效實現微型電子器件之間的控制,I2C總線涉及到的器件包括:發送器、接收器、主設備(MASTER)、從設備(SLAVE);發送器:發送數據到總線的器件;接收器:從總線接收數據的器件;主設備:初始化發送、產生時鐘信號和終止發送的器件,又稱為主設備;從設備:被主設備尋址的器件,又稱為從設備。
I2C總線包括兩條總線線路:數據線SDA和時鐘線SCL,在I2C協議中,SDA和SCL每個連接到總線的器件可以通過唯一的地址和主設備/從設備關系軟件設定地址,主設備既可以充當主設備發送器,也可以充當主設備接收器。先以I2C總線為例,簡要說明下串行總線的數據傳輸過程:I2C總線的數據傳輸格式參考圖1,主設備在起始條件S后發送一個命令,該命令中首先是從設備地址,該從設備地址長度為7比特,緊接著第8位為數據方向位R/W,0可表示發送(寫)數據,1可表示請求(讀)數據。被尋址的從設備接收到該命 令后,回復給主設備一個確認ACK;若當前數據傳輸周期為發送周期,主設備接收到該ACK后,將數據以字節為單位串行送上SDA;若當前數據傳輸周期為請求周期,則從設備在發送ACK后,將數據以字節為單位串行送上SDA;接收器接收到數據后,給出確認ACK;發送器收到該確認ACK后可以繼續發送下一組數據,直至主設備產生停止位P則終止。
現在很多電子系統都是模塊化設計,包括一個模板和多個子板(又稱為子卡),母板提供若干子卡接插件接口,該接插件接口支持不同類型的子卡,具體實現時,將一個帶電可擦寫可編程只讀存儲器(Electrically Erasable Programmable Read-Only Memory,EEPROM)放置在一個子卡位置上,該EEPROM存儲一組子卡信息,當系統啟動時,母板上的系統控制器通過I2C總線讀取EEPROM內的信息,根據讀取的信息判斷子卡類型,完成初始化工作。
上述方法雖然實現較為簡易,但是I2C總線中分配給EEPROM的地址段為1010 000至1010 111,其中,前四位固定為1010,只有后三位為用戶可配置的,如此,該系統中母板最多可以掛接8個子卡,不能滿足用戶使用需要。
目前常利用I2C multiplexer PCA9548芯片進行串行總線控制,可以將一個上行SCL/SDA通道擴展出多個下行的I2C通道,利用命令選擇與上行通道接通的下行通道,同時保證上行通道與其他下行通道斷開。PCA9548芯片一次只能選中一個下行通道,每個下行通道可以掛接8個子卡,PCA9548芯片有8個下行通道,可同時掛接64個子卡,基本可以保證I2C總線在模塊化電子系統應用需求。但是該I2C總線的實現方式中,PCA9548芯片成本較高,且I2C總線的兩位信號都要通過芯片進行切換,PCB(印刷電路板)走線較多,占用PCB面積,增加了PCB的開銷。
發明內容
本發明的實施例提供了一種串行總線控制方法及裝置,能夠低成本控制串行總線的多通道傳輸。
本發明提供了如下方案:
一種串行總線控制方法,包括:
對待傳輸數據的主設備接口和從設備接口進行檢測;
當檢測到所述主設備接口為低電平時,開啟主從傳輸開關,將所述主設備發送的低電平信號傳輸至所述從設備,當檢測到所述主設備接口為高電平時,關閉主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號;
當檢測到所述從設備接口為低電平時,開啟從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備,當檢測到所述從設備接口為高電平時,關閉從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號。
一種串行總線控制裝置,所述裝置包括:檢測模塊、第一控制模塊、第二控制模塊;其中,
檢測模塊,用于對待傳輸數據的主設備接口和從設備接口進行檢測;
第一控制模塊,用于當檢測模塊檢測到所述主設備接口為低電平時,開啟自身的主從傳輸開關,將所述主設備發送的低電平信號傳輸至所述從設備,當檢測到所述主設備接口為高電平時,關閉所述主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號;
第二控制模塊,用于當檢測模塊檢測到所述從設備接口為低電平時,開啟自身的從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備,當檢測到所述從設備接口為高電平時,關閉所述從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號。
由上述本發明的實施例提供的技術方案可以看出,本發明實施例提供的串行總線控制方法及裝置,通過對待傳輸數據的從設備通道的主設備接口和從設備接口進行檢測,當檢測到主設備接口或從設備接口為低電平,開啟主從傳輸 開關或從主傳輸開關,實現低電平透傳;檢測到主設備接口或從設備接口為高電平,關閉主從傳輸開關或從主傳輸開關,通過外接上拉電阻實現高電平傳輸,能夠保證從設備通道的主設備接口和從設備接口的信號一致,實現了主從設備之間的數據傳輸,利用可編程邏輯器件即實現串行總線的多通道控制,不僅能夠滿足用戶使用需要,實現成本低,且無需占用PCB面積,進一步減少物料成本。
附圖說明
為了更清楚地說明本發明實施例的技術方案,下面將對實施例描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本發明的一些實施例,對于本領域普通技術人員來講,在不付出創造性勞動性的前提下,還可以根據這些附圖獲得其他的附圖。
圖1為I2C總線數據傳輸格式的示意圖;
圖2為本發明實施例提供的串行總線控制方法的實現流程圖;
圖3為本發明實施例一提供的串行總線控制方法的實現流程圖;
圖4a為本發明實施例提供的四選一的多路分發器件的示意圖;
圖4b為本發明實施例提供的四選一的多路選擇開關的示意圖;
圖5為本發明實施例二提供的串行總線控制方法的實現流程圖;
圖6為本發明實施例三提供的串行總線控制方法的實現流程圖;
圖7為本發明實施例四提供的串行總線控制方法的實現流程圖;
圖8為本發明實施例提供的串行總線控制裝置的結構示意圖;
圖9為本發明實施例一提供的串行總線控制裝置的結構示意圖;
圖10為本發明實施例一中主設備發起總線操作時的時序轉換關系示意圖;
圖11為本發明實施例一種從設備發起總線操作時的時序轉換關系示意圖。
具體實施方式
為便于對本發明實施例的理解,下面將結合附圖以幾個具體實施例為例做進一步的解釋說明,且各個實施例并不構成對本發明實施例的限定。
串行總線引腳接口大都是采用漏極開路(OD門)的電路結構,漏極開路輸出外接上拉電阻輸出高電平,當芯片的引腳定義為漏極開路輸出,驅動該芯片則會輸出低電平,若要輸出高電平,并不需要對該芯片進行驅動,只需依靠外部上拉電阻即可;而串行總線引腳接口采用的OD門,依靠外部上拉電阻實現高電平輸出。
圖2為本發明實施例提供的串行總線控制方法的實現流程圖,如圖2所示,所述串行總線控制方法的執行主體可以為可編程邏輯器件,包括下述步驟:
步驟201,對待傳輸信號的主設備接口和從設備接口進行檢測;
這里,一個主設備可與多個從設備進行通信,可編程邏輯器件與主設備和從設備相連,具體可通過自身的管腳與主設備接口和從設備接口相連,通過與待傳輸信號的主設備接口和從設備接口相連的管腳對主設備接口和從設備接口進行檢測。
步驟202,當檢測到所述主設備接口為低電平時,開啟主從傳輸開關,將所述主設備發送的低電平信號傳輸至所述從設備,當檢測到所述主設備接口為高電平時,關閉主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號;
這里,所述主從傳輸開關,用于開啟或關閉主設備向從設備發送信號的通道。
步驟203,當檢測到所述從設備接口為低電平時,開啟從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備,當檢測到所述從設備接口為高電平時,關閉從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號。
這里,所述從主傳輸開關,用于開啟或關閉從設備向主設備發送信號的通道。
本發明實施例提供的串行總線控制方法,通過對待傳輸數據的從設備通道的主設備接口和從設備接口進行檢測,當檢測到主設備接口或從設備接口為低電平,開啟主從傳輸開關或從主傳輸開關,實現低電平透傳;檢測到主設備接口或從設備接口為高電平,關閉主從傳輸開關或從主傳輸開關,通過外接上拉電阻實現高電平傳輸,能夠保證從設備通道的主設備接口和從設備接口的信號一致,實現了主從設備之間的數據傳輸,利用可編程邏輯器件即實現串行總線的多通道控制,不僅能夠滿足用戶使用需要,實現成本還低,且無需占用PCB面積,進一步減少物料成本。
圖3為本發明實施例一提供的串行總線控制方法的實現流程圖,該實施例一為主設備向從設備發送信號的實施例,如圖3所示,所述實施例一的執行主體可以為可編程邏輯器件,包括下述步驟:
步驟301,多路選擇開關和多路分發器件利用通道選擇信號進行待傳輸信號的主設備接口和從設備接口的選擇。
通道選擇信號可以為外界輸入的控制信號,通道選擇控制信號控制多路選擇開關和多路分發器件進行主設備與從設備的選擇,即確定待傳輸信號的主設備接口和從設備接口。
下面以在通道中四選一為例進行說明,如圖4a和圖4b所示,ch_sel信號即為上述通道選擇信號,該信號為2bit的選通開關,i2c_sda_m_i為主設備的數據輸入信號,i2c_sda_s_o為4路輸出給從設備端數據信號,分別表示為i2c_sda_s_o[0],i2c_sda_s_o[1],i2c_sda_s_o[2],i2c_sda_s_o[3];i2c_sda_m_o為輸出給主設備的數據信號,i2c_sda_s_i為4路從設備端數據輸入信號,分別表示為i2c_sda_s_i[0],i2c_sda_s_i[1],i2c_sda_s_i[2],i2c_sda_s_i[3]。其中DMX為多路分發器,根據ch_sel將i2c_sda_m_i的信號傳輸至i2c_sda_s_o其中一個通道,其它通道信號不變;SW為多路選擇開關,即根據ch_sel將i2c_sda_s_i其中的一路信號傳輸至i2c_sda_m_o。例如當ch_sel為00時,表示選擇0通道,即連接0通道的從設備與主設備互聯;當ch_sel為01時,表示選擇1通道,即連 接1通道的從設備與主設備互聯;當ch_sel為10時,表示選擇2通道,即連接2通道的從設備與主設備互聯;當ch_sel為11時,表示選擇3通道,即連接3通道的從設備與主設備互聯。
步驟302,對待傳輸信號的主設備接口和從設備接口進行檢測;
本步驟中,可以依據高頻時鐘信號對所述主設備接口和從設備接口進行輸出電平檢測,采用高頻時鐘是因為I2C總線中是利用寄存器進行信號保存,而寄存器需要時鐘信號進行觸發且具有一定延時,采用高頻是為了保證延遲不會太大,這里高頻時鐘的頻率高于I2C總線SCL時鐘的10倍頻率。
步驟303,當檢測到所述主設備接口為低電平時,開啟主從傳輸開關,將所述主設備發送的低電平信號傳輸至從設備;
當檢測到所述主設備接口為低電平時,說明該主設備接口需要發送低電平信號至從設備,此時需要開啟主從傳輸開關,以保證所述主設備將低電平信號發送至所述從設備,這里,所述主從傳輸開關,用于開啟或關閉主設備向從設備發送信號的通道。
具體地,開啟主從傳輸開關可以為:接收所述主設備接口輸出的低電平信號和從主傳輸開關輸出的信號并處理;用處理得到的信號使能所述主從傳輸開關通過多路分發器件驅動所述從設備接口為低電平,此時所述主設備發送的低電平信號透傳至所述從設備。
步驟304,當檢測到所述主設備接口為高電平時,關閉主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號;
當檢測到所述主設備接口為高電平,說明該主設備接口需要發送高電平信號,此時需要關閉主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號即可。
具體地,關閉主從傳輸開關可以為:接收所述主設備接口輸出的高電平信號和從主傳輸開關輸出的信號并處理;用處理得到的信號使能所述主從傳輸開關通過所述多路分發器件停止驅動所述從設備接口為低電平,此時主從傳輸開 關關閉,主設備向從設備發送數據的通道關閉,從設備不再被驅動,從設備接口外接的第一外拉電阻拉高接口電平,進而從設備輸出高電平信號。
圖5為本發明實施例二提供的串行總線控制方法的實現流程圖,該實施例二為主設備向從設備發送信號的又一實施例,如圖5所示,本實施例二的執行主體可以為可編程邏輯器件,包括下述步驟:
步驟501,多路選擇開關和多路分發器件利用通道選擇信號進行待傳輸信號的主設備接口和從設備接口的選擇。
通道選擇信號可以為外界輸入的控制信號,通道選擇控制信號控制多路選擇開關和多路分發器件進行主設備與從設備之間的選擇,即確定待傳輸信號的主設備接口和從設備接口。
下面以在通道中四選一為例進行說明,如圖4a和圖4b所示,ch_sel信號即為上述通道選擇信號,該信號為2bit的選通開關,i2c_sda_m_i為主設備的數據輸入信號,i2c_sda_s_o為4路輸出給從設備端數據信號,分別表示為i2c_sda_s_o[0],i2c_sda_s_o[1],i2c_sda_s_o[2],i2c_sda_s_o[3];i2c_sda_m_o為輸出給主設備的數據信號,i2c_sda_s_i為4路從設備端數據輸入信號,分別表示為i2c_sda_s_i[0],i2c_sda_s_i[1],i2c_sda_s_i[2],i2c_sda_s_i[3]。其中DMX為多路分發器,根據ch_sel將i2c_sda_m_i的信號傳輸至i2c_sda_s_o其中一個通道,其它通道信號不變;SW為多路選擇開關,即根據ch_sel信號將i2c_sda_s_i其中的一路信號傳輸至i2c_sda_m_o。例如當ch_sel為00時,表示選擇0通道,即連接0通道的從設備與主設備互聯;當ch_sel為01時,表示選擇1通道,即連接1通道的從設備與主設備互聯;當ch_sel為10時,表示選擇2通道,即連接2通道的從設備與主設備互聯;當ch_sel為11時,表示選擇3通道,即連接3通道的從設備與主設備互聯。
步驟502,對待傳輸信號的主設備接口和從設備接口進行檢測;
本步驟中,可以依據高頻時鐘信號對所述主設備接口和從設備接口進行電輸出電平檢測,采用高頻時鐘是因為I2C總線中是利用寄存器進行信號保存, 而寄存器需要時鐘信號進行觸發且具有一定延時,采用高頻是為了保證延遲不會太大,這里高頻時鐘的頻率高于I2C總線SCL時鐘的10倍頻率。
步驟503,當檢測到所述主設備接口為低電平時,接收所述主設備接口輸出的低電平信號和從主傳輸開關輸出的信號并處理;用處理得到的信號使能所述主從傳輸開關通過多路分發器件驅動所述從設備接口為低電平,將所述主設備發送的低電平信號傳輸至所述從設備;
當檢測到所述主設備接口為低電平時,說明該主設備接口需要發送低電平信號至從設備,此時需要開啟主從傳輸開關,以保證所述主設備將低電平信號發送至所述從設備,這里,所述主從傳輸開關,用于開啟或關閉主設備向從設備發送信號的通道。
此時主設備接口低電平傳輸至從設備接口,主設備向從設備發送數據的通道開啟,將所述主設備發送的數據傳輸至所述從設備。
這里,所述接收所述主設備接口輸出的低電平信號和從主傳輸開關輸出的信號并處理,具體為:分別將所述主設備接口輸出的低電平信號和所述從主傳輸開關輸出的低電平信號反相為第一高電平信號和第二高電平信號;將第一高電平信號和第二高電平信號進行與操作后,輸出第三高電平信號;
相應地,所述用處理得到的信號使能所述主從傳輸開關驅動所述從設備接口為低電平,將所述主設備發送的數據傳輸至所述從設備,具體為:主從傳輸開關接收第三高電平信號,并在接收的時鐘信號的下一個上升沿輸出第五高電平信號;多路分發器件接收到所述第五高電平信號后,開啟輸出使能,驅動所述從設備接口為低電平。
步驟504,當檢測到所述主設備接口為高電平,接收所述主設備接口輸出的高電平信號和從主傳輸開關輸出的信號并處理;用處理得到的信號使能所述主從傳輸開關通過多路分發器件停止驅動所述從設備接口為低電平,從設備接口通過外接第一上拉電阻輸出高電平信號;
當檢測到所述主設備接口變為高電平,說明該主設備接口需要發送高電平信號,此時需要關閉主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號即可。
此時主從傳輸開關關閉,主設備向從設備發送數據的通道關閉,從設備不再被驅動,從設備接口的第一上拉電阻拉高接口電平,進而從設備輸出高電平信號。
這里,接收所述主設備接口輸出的高電平信號和從主傳輸開關輸出的信號并處理,具體為:分別將所述主設備接口輸出的高電平信號和所述從主傳輸開關輸出的低電平信號反相為第一低電平信號和第四高電平信號;將第一低電平信號和第四高電平信號進行與操作后,輸出第二低電平信號;
相應的,用處理得到的信號使能所述主從傳輸開關停止驅動所述從設備接口為低電平,具體為:主從傳輸開關接收第二低電平信號,并在接收的時鐘信號的下一個上升沿輸出第三低電平信號;多路分發器件接收到所述第三低電平信號后,關閉輸出使能,停止驅動所述從設備接口為低電平。
圖6為本發明實施例三提供的串行總線控制方法的實現流程圖,該實施例三是從設備向主設備發送信號的又一實施例,如圖6所示,所述實施例三的執行主體可以為可編程邏輯器件,包括下述步驟:
步驟601,多路選擇開關和多路分發器件利用通道選擇信號進行待傳輸信號的主設備接口和從設備接口的選擇。
通道選擇信號可以為外界輸入的控制信號,通道選擇控制信號控制多路選擇開關和多路分發器件進行主設備與從設備的選擇,即確定待傳輸信號的主設備接口和從設備接口。
下面以在通道中四選一為例進行說明,如圖4a和圖4b所示,ch_sel信號即為上述通道選擇信號,該信號為2bit的選通開關,i2c_sda_m_i為主設備的數據輸入信號,i2c_sda_s_o為4路輸出給從設備端數據信號,分別表示為i2c_sda_s_o[0],i2c_sda_s_o[1],i2c_sda_s_o[2],i2c_sda_s_o[3];i2c_sda_m_o 為輸出給主設備的數據信號,i2c_sda_s_i為4路從設備端數據輸入信號,分別表示為i2c_sda_s_i[0],i2c_sda_s_i[1],i2c_sda_s_i[2],i2c_sda_s_i[3]。其中DMX為多路分發器,根據ch_sel將i2c_sda_m_i的信號傳輸至i2c_sda_s_o其中一個通道,其它通道信號不變;SW為多路選擇開關,即根據ch_sel將i2c_sda_s_i其中的一路信號傳輸至i2c_sda_m_o。例如當ch_sel為00時,表示選擇0通道,即連接0通道的從設備與主設備互聯;當ch_sel為01時,表示選擇1通道,即連接1通道的從設備與主設備互聯;當ch_sel為10時,表示選擇2通道,即連接2通道的從設備與主設備互聯;當ch_sel為11時,表示選擇3通道,即連接3通道的從設備與主設備互聯。
步驟602,對待傳輸信號的主設備接口和從設備接口進行檢測;
本步驟中,可以依據高頻時鐘信號對所述主設備接口和從設備接口進行輸出電平檢測,采用高頻時鐘是因為I2C總線中是利用寄存器進行信號保存,而寄存器需要時鐘信號進行觸發且具有一定延時,采用高頻是為了保證延遲不會太大,這里高頻時鐘的頻率高于I2C總線SCL時鐘的10倍頻率。
步驟603,當檢測到所述從設備接口為低電平時,開啟從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備。
當檢測到所述從設備接口為低電平時,說明該從設備接口需要發送低電平信號至主設備,此時需要開啟從主傳輸開關,以保證所述從設備將低電平信號發送所述主設備,這里,所述從主傳輸開關,用于開啟或關閉從設備向主設備發送信號的通道。
具體地,開啟從主傳輸開關可以為:接收所述從設備接口輸出的低電平信號和所述主從傳輸開關輸出的信號并處理;用處理得到的信號使能所述從主傳輸開關驅動所述主設備接口為低電平,此時所述從設備發送的低電平信號透傳至所述主設備。
步驟604,當檢測到所述從設備接口為高電平時,關閉從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號;
當檢測到所述從設備接口為高電平,說明該從設備接口需要發送高電平信號,此時需要關閉從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號即可。
具體地,關閉從主傳輸開關可以為:接收所述從設備接口輸出高電平信號和所述主從傳輸開關輸出的信號并處理;用處理得到的信號使能所述從主傳輸開關停止驅動所述主設備接口為低電平,此時從主傳輸開關關閉,從設備向主設備發送數據的通道關閉,主設備不再被驅動,主設備接口外接的第二外拉電阻拉高接口電平,進而主設備輸出高電平信號。
圖7為本發明實施例四提供的串行總線控制方法的實現流程圖,該實施例四為從設備向主設備發送信號的又一實施例,如圖7所示,所述實施例四的執行主體可以為可編程邏輯器件,包括下述步驟:
步驟701,多路選擇開關和多路分發器件利用通道選擇信號進行待傳輸信號的主設備接口和從設備接口的選擇。
通道選擇信號可以為外界輸入的控制信號,通道選擇控制信號控制多路選擇開關和多路分發器件進行主設備與從設備的選擇,即確定待傳輸信號的主設備接口和從設備接口。
下面以在通道中四選一為例進行說明,如圖4a和圖4b所示,ch_sel信號即為上述通道選擇信號,該信號為2bit的選通開關,i2c_sda_m_i為主設備的數據輸入信號,i2c_sda_s_o為4路輸出給從設備端數據信號,分別表示為i2c_sda_s_o[0],i2c_sda_s_o[1],i2c_sda_s_o[2],i2c_sda_s_o[3];i2c_sda_m_o為輸出給主設備的數據信號,i2c_sda_s_i為4路從設備端數據輸入信號,分別表示為i2c_sda_s_i[0],i2c_sda_s_i[1],i2c_sda_s_i[2],i2c_sda_s_i[3]。其中DMX為多路分發器,根據ch_sel將i2c_sda_m_i的信號傳輸至i2c_sda_s_o其中一個通道,其它通道信號不變;SW為多路選擇開關,即根據ch_sel將i2c_sda_s_i其中的一路信號傳輸至i2c_sda_m_o。例如當ch_sel為00時,表示選擇0通道,即連接0通道的從設備與主設備互聯;當ch_sel為01時,表示選擇1通道,即連 接1通道的從設備與主設備互聯;當ch_sel為10時,表示選擇2通道,即連接2通道的從設備與主設備互聯;當ch_sel為11時,表示選擇3通道,即連接3通道的從設備與主設備互聯。
步驟702,對待傳輸信號的主設備接口和從設備接口進行檢測;
本步驟中,可以依據高頻時鐘信號對所述主設備接口和從設備接口進行輸出電平檢測,采用高頻時鐘是因為I2C總線中是利用寄存器進行信號保存,而寄存器需要時鐘信號進行觸發且具有一定延時,采用高頻是為了保證延遲不會太大,這里高頻時鐘的頻率高于I2C總線SCL時鐘的10倍頻率。
步驟703,當檢測到所述從設備接口為低電平時,接收所述從設備接口輸出的低電平信號和所述主從傳輸開關輸出的信號并處理;用處理得到的信號使能所述從主傳輸開關驅動所述主設備接口為低電平,將所述從設備發送的低電平信號傳輸至所述主設備。
當檢測到所述從設備接口為低電平時,說明該從設備接口需要發送低電平信號至主設備,此時需要開啟從主傳輸開關,以保證所述從設備將低電平信號發送至所述主設備,這里,所述從主傳輸開關,用于開啟或關閉從設備向主設備發送信號的通道。
此時所述從設備發送的低電平信號透傳至所述主設備。
這里,所述接收所述從設備接口輸出的低電平信號和所述主從傳輸開關輸出的信號并處理,具體為:分別將所述從設備接口輸出的低電平信號和所述從主傳輸開關輸出的低電平信號反相為第六高電平信號和第七高電平信號;將第六高電平信號和第七高電平信號進行與操作后,輸出第八高電平信號;
相應地,用處理得到的信號使能所述從主傳輸開關驅動所述主設備接口為低電平,將所述從設備發送的數據傳輸至所述主設備,具體為:從主傳輸開關接收第八高電平信號,并在接收的時鐘信號的下一個上升沿輸出第十高電平信號;第十高電平信號輸出至所述主設備接口,驅動所述主設備接口為低電平。
步驟704,當檢測到所述從設備接口為高電平,接收所述從設備接口輸出高電平信號和所述主從傳輸開關輸出的信號并處理;用處理得到的信號使能所述從主傳輸開關停止驅動所述主設備接口為低電平,主設備接口通過外接第二上拉電阻輸出高電平信號。
當檢測到所述從設備接口為高電平,說明該從設備接口需要發送高電平信號,此時需要關閉從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號即可。
此時從主傳輸開關關閉,從設備向主設備發送數據的通道關閉,主設備不再被驅動,主設備接口的第二上拉電阻拉高接口電平,進而主設備輸出高電平信號。
這里,所述接收所述從設備接口輸出高電平信號和所述主從傳輸開關輸出的信號并處理,具體為:分別將所述從設備接口輸出的高電平信號和所述主從傳輸開關輸出的低電平信號反相為第四低電平信號和第九高電平信號;將第四低電平信號和第九高電平信號進行與操作后了,輸出第五低電平信號;
相應地,用處理得到的信號使能所述從主傳輸開關停止驅動所述主設備接口為低電平,具體為:從主傳輸開關接收第五低電平信號,并在接收的時鐘信號的下一個上升沿輸出第六低電平信號;第六低電平信號輸出至所述主設備接口,停止驅動所述主設備接口為低電平。
圖8為本發明實施例提供的串行總線控制裝置的結構示意圖,如圖8所示,所述裝置包括:檢測模塊、第一控制模塊、第二控制模塊;其中,
檢測模塊,用于對待傳輸數據的主設備接口和從設備接口進行檢測;
第一控制模塊,用于當檢測模塊檢測到所述主設備接口為低電平時,開啟自身的主從傳輸開關,將所述主設備發送的低電平信號傳輸至所述從設備,當檢測到所述主設備接口為高電平時,關閉所述主從傳輸開關,從設備接口通過外接第一上拉電阻輸出高電平信號;
第二控制模塊,用于當檢測模塊檢測到所述從設備接口為低電平時,開啟自身的從主傳輸開關,將所述從設備發送的低電平信號傳輸至所述主設備,當檢測到所述從設備接口為高電平時,關閉所述從主傳輸開關,主設備接口通過外接第二上拉電阻輸出高電平信號。
進一步地,所述裝置還包括:多路選擇開關和多路分發器件,分別用于利用通道選擇信號進行從設備通道的選擇。
可選的,所述第一控制模塊還包括第一處理子模塊;其中,
當所述檢測模塊檢測到所述主設備接口為低電平時,所述第一處理子模塊,用于接收所述主設備接口輸出的低電平信號和從主傳輸開關輸出的信號并處理;
所述主從傳輸開關,用于接收所述第一處理子模塊處理得到的信號,并通過多路分發器件驅動所述從設備接口為低電平;
當所述檢測模塊檢測到所述主設備接口為高電平時,所述第一處理子模塊,還用于接收所述主設備接口輸出的高電平信號和從主傳輸開關輸出的信號并處理;
所述主從傳輸開關,還用于接收所述第一處理子模塊處理得到的信號,并通過所述多路分發器件停止驅動所述從設備接口為低電平。
可選的,所述第一處理子模塊具體用于分別將所述主設備接口輸出的低電平信號和所述從主傳輸開關輸出的低電平信號反相為第一高電平信號和第二高電平信號;將第一高電平信號和第二高電平信號進行與操作后,輸出第三高電平信號;或,
分別將所述主設備接口輸出的高電平信號和所述從主傳輸開關輸出的低電平信號反相為第一低電平信號和第四高電平信號;將第一低電平信號和第四高電平信號進行與操作后,輸出第二低電平信號。
可選的,所述主從傳輸開關,具體用于接收第三高電平信號,并在接收的時鐘信號的下一個上升沿輸出第五高電平信號至所述多路分發器件;或,接收 第二低電平信號,并在接收到的時鐘信號的下一個上升沿輸出第三低電平信號至所述多路分發器件;
所述多路分發器件,用于接收到所述第五高電平信號后,開啟輸出使能,驅動所述從設備接口為低電平;或,接收到所述第三低電平信號后,關閉輸出使能,停止驅動所述從設備接口為低電平。
可選的,所述第二控制模塊還包括第二處理子模塊;其中,
當所述檢測模塊檢測到所述從設備接口為低電平時,所述第二處理子模塊,用于接收所述從設備接口輸出的低電平信號和所述主從傳輸開關輸出的信號并處理;
所述從主傳輸開關,用于接收所述第二處理子模塊處理得到的信號,并驅動所述主設備接口為低電平;
當所述檢測模塊檢測到所述從設備接口為高電平時,所述第二處理子模塊,還用于接收所述從設備接口輸出的高電平信號和所述主從傳輸開關輸出的信號并處理;
所述從主傳輸開關,還用于接收所述第二處理子模塊處理得到的信號,并停止驅動所述主設備接口為低電平。
可選的,所述第二處理子模塊具體用于分別將所述從設備接口輸出的低電平信號和所述從主傳輸開關輸出的低電平信號反相為第六高電平信號和第七高電平信號;將第六高電平信號和第七高電平信號進行與操作后,輸出第八高電平信號;或,
分別將所述從設備接口輸出的高電平信號和所述主從傳輸開關輸出的低電平信號反相為第四低電平信號和第九高電平信號;將第四低電平信號和第九高電平信號進行與操作后了,輸出第五低電平信號。
可選的,所述從主傳輸開關,具體用于接收第八高電平信號,并在接收的時鐘信號的下一個上升沿輸出第十高電平信號;第十高電平信號輸出至所述主設備接口,驅動所述主設備接口為低電平;或,從主傳輸開關接收第五低電平 信號,并在接收的時鐘信號的下一個上升沿輸出第六低電平信號;第六低電平信號輸出至所述主設備接口,停止驅動所述主設備接口為低電平。
應當理解,本發明實施例提供的串行總線控制裝置實現原理及過程與上述方法實施例類似,在此不再贅述。
圖9為本發明實施例一提供的串行總線控制裝置的結構示意圖,如圖9所示,該裝置實施例一是以I2C串行總線,一個主設備(MASTER)和兩個從設備(SLAVE0、SLAVE1)為例進行的說明。
如圖9所示,IO_0,IO_1,IO_2分別代表該裝置當中與I2C_SDA MASTER和SLAVE0、SLAVE1的SDA相連的IO管腳,采用的是帶緩沖器輸入和帶使能輸出的接口,其相當于圖8所示裝置中的檢測模塊。SW是一個多路選擇開關,由ch_sel輸入信號來控制,相當于圖8所示裝置中的多路選擇開關。DMX是一個多路分發器件,同樣是由ch_sel信號來控制IO_1和IO_2的輸出使能開關,相當于圖8所示裝置中的多路分發器件。AND_0和AND_1分別代表帶反相輸入的與門,分別相當于第一處理子模塊和第二處理子模塊。D_0和D_1代表兩個由CLK為時鐘控制的D觸發器,分別相當于圖8所示裝置中的主從傳輸開關和從主傳輸開關。這里,應當理解,所述帶反相輸入的與門(圖9中的AND_0和AND_1)還可以用或非門替代實現,本發明對此并不進行限定。
在I2C協議當中規定,在I2C訪問過程當中,只有MASTER發起總線操作或者SLAVE發起總線操作,不可能兩者同時發起操作,而發起操作時,只需要驅動低電平,高電平可以通過外部上拉電阻實現。以下將以選中0端口為例進行分析。主要分析i2c_sda_s[0],i2c_sda_s_in,s2m_en,m2s_en,i2c_sda_m_in,i2c_sda_m這幾個主要節點的信號時序轉換關系,其中,i2c_sda_s[0]為從設備接口端的信號,i2c_sda_s_in代表從設備接口輸出至AND_1的信號,s2m_en為從主傳輸開關輸出的信號,m2s_en為主從傳輸開關輸出的信號,s2m_en和m2s_en默認為低電平信號,i2c_sda_m_in為主設備接口輸出至AND_0的信號,i2c_sda_m為主設備接口端的信號。
當MASTER發起總線操作時,時序轉換關系如圖10所示。
在a時刻,MASTER驅動低電平,此時s2m_en為低電平,那么AND_0的兩個輸入都為0,那么AND_0的輸出則為高電平,所以m2s_en在下一時鐘沿b時刻變成高電平,經過DMX打開IO_1的輸出使能,從而驅動i2c_sda_s[0]管腳低電平,從而完成低電平的傳輸。從波形上看,前后傳遞在1clk時鐘周期左右。
經過一個SCL時鐘周期,在d時刻,MASTER取消驅動低電平,此時i2c_sda_m_in信號由低電平變到高電平。AND_0的其中一個輸入變成高電平,那么AND_0的輸出則變成低電平,所以m2s_en在下一時鐘沿e時刻變成低電平,經過DMX關閉IO_1的輸出使能,從而不驅動i2c_sda_s[0]管腳,受外部上拉影響,該管腳會由低變成高電平。
當SLAVE發起總線操作時,時序轉換關系如圖11所示。
在a時刻,SLAVE驅動低電平,此時m2s_en為低電平,那么AND_1的兩個輸入都為0,那么AND_1的輸出則為高電平,所以s2m_en在下一時鐘沿b時刻變成高電平,從而驅動i2c_sda_m管腳低電平,從而完成低電平的傳輸。
經過一個SCL時鐘周期,在d時刻,SLAVE取消驅動低電平,此時i2c_sda_s_in信號由低電平變到高電平。AND_1的其中一個輸入變成高電平,那么AND_1的輸出則變成低電平,所以s2m_en在下一時鐘沿e時刻變成低電平,從而不驅動i2c_sda_m管腳,受外部上拉影響,該管腳會由低變成高電平。
本發明實施例提供的串行總線控制方法及裝置,通過對待傳輸數據的從設備通道的主設備接口和從設備接口進行檢測,當檢測到主設備接口或從設備接口為低電平,開啟主從傳輸開關或從主傳輸開關,實現低電平透傳;檢測到主設備接口或從設備接口為高電平,關閉主從傳輸開關或從主傳輸開關,通過外接上拉電阻實現高電平傳輸,能夠保證從設備通道的主設備接口和從設備接口的信號一致,實現了主從設備之間的數據傳輸,利用可編程邏輯器件即實現串行總線的多通道控制,不僅能夠滿足用戶使用需要,實現成本還低,且無需占用PCB面積,進一步減少物料成本。
本領域普通技術人員可以理解:附圖只是一個實施例的示意圖,附圖中的模塊或流程并不一定是實施本發明所必須的。
通過以上的實施方式的描述可知,本領域的技術人員可以清楚地了解到本發明可借助軟件加必需的通用硬件平臺的方式來實現。基于這樣的理解,本發明的技術方案本質上或者說對現有技術做出貢獻的部分可以以軟件產品的形式體現出來,該計算機軟件產品可以存儲在存儲介質中,如ROM/RAM、磁碟、光盤等,包括若干指令用以使得一臺計算機設備(可以是個人計算機,服務器,或者網絡設備等)執行本發明各個實施例或者實施例的某些部分所述的方法。
本說明書中的各個實施例均采用遞進的方式描述,各個實施例之間相同相似的部分互相參見即可,每個實施例重點說明的都是與其他實施例的不同之處。尤其,對于裝置或系統實施例而言,由于其基本相似于方法實施例,所以描述得比較簡單,相關之處參見方法實施例的部分說明即可。以上所描述的裝置及系統實施例僅僅是示意性的,其中所述作為分離部件說明的單元或模塊可以是或者也可以不是物理上分開的,作為單元或模塊顯示的部件可以是或者也可以不是物理單元,即可以位于一個地方,或者也可以分布到多個網絡單元上。可以根據實際的需要選擇其中的部分或者全部模塊來實現本實施例方案的目的。本領域普通技術人員在不付出創造性勞動的情況下,即可以理解并實施。
以上所述,僅為本發明較佳的具體實施方式,但本發明的保護范圍并不局限于此,任何熟悉本技術領域的技術人員在本發明揭露的技術范圍內,可輕易想到的變化或替換,都應涵蓋在本發明的保護范圍之內。因此,本發明的保護范圍應該以權利要求的保護范圍為準。

關 鍵 詞:
一種 串行 總線 控制 方法 裝置
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
關于本文
本文標題:一種串行總線控制方法及裝置.pdf
鏈接地址:http://www.rgyfuv.icu/p-6353644.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
山东11选5中奖结果走势图