• / 15
  • 下載費用:30 金幣  

陣列基板及其制造方法.pdf

摘要
申請專利號:

CN201510334313.5

申請日:

2015.06.16

公開號:

CN104916649A

公開日:

2015.09.16

當前法律狀態:

實審

有效性:

審中

法律詳情: 實質審查的生效IPC(主分類):H01L 27/12申請日:20150616|||公開
IPC分類號: H01L27/12; H01L21/77; G02F1/1362; G02F1/1343 主分類號: H01L27/12
申請人: 深圳市華星光電技術有限公司
發明人: 徐向陽
地址: 518132廣東省深圳市光明新區塘明大道9-2號
優先權:
專利代理機構: 北京聿宏知識產權代理有限公司11372 代理人: 朱繪; 張文娟
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201510334313.5

授權公告號:

|||

法律狀態公告日:

2015.10.14|||2015.09.16

法律狀態類型:

實質審查的生效|||公開

摘要

本發明公開了一種陣列基板及其制造方法,屬于顯示技術領域,解決了現有的制造工藝過于復雜的技術問題。該陣列基板包括形成于襯底基板上的多個子像素單元,每個子像素單元中包括薄膜晶體管、像素電極和公共電極;薄膜晶體管的源極、漏極、半導體層及像素電極上覆蓋有柵極絕緣層;薄膜晶體管的柵極和公共電極形成于柵極絕緣層上,其中,柵極為透明電極,且與公共電極位于同一圖層。

權利要求書

權利要求書
1.  一種陣列基板,其特征在于,包括形成于襯底基板上的多個子像素單元,每個所述子像素單元中包括薄膜晶體管、像素電極和公共電極;
所述像素電極形成于所述襯底基板上;
所述薄膜晶體管的漏極形成于所述像素電極上,所述薄膜晶體管的源極與所述漏極位于同一圖層;
所述薄膜晶體管的半導體層形成于所述源極和所述漏極上;
所述像素電極、所述源極、所述漏極和所述半導體層上覆蓋有柵極絕緣層;
所述薄膜晶體管的柵極和所述公共電極形成于所述柵極絕緣層上,其中,所述柵極為透明電極,且與所述公共電極位于同一圖層。

2.  根據權利要求1所述的陣列基板,其特征在于,所述半導體層為氧化物半導體材料。

3.  根據權利要求1所述的陣列基板,其特征在于,還包括掃描線和數據線;
所述數據線與所述源極、所述漏極位于同一圖層;
所述掃描線包括第一金屬線和連接電極;
所述第一金屬線與所述數據線位于同一圖層,所述連接電極與所述柵極位于同一圖層;
所述柵極絕緣層開設有第一過孔,所述連接電極通過所述第一過孔與所述第一金屬線相連。

4.  根據權利要求3所述的陣列基板,其特征在于,還包括公共電極線,所述公共電極線包括第二金屬線,所述第二金屬線與所述數據線位于同一圖層;
所述柵極絕緣層開設有第二過孔,所述公共電極通過所述第二過孔與所述第二金屬線相連。

5.  根據權利要求4所述的陣列基板,其特征在于,所述掃描線還包括第三金屬線;
所述第三金屬線形成于所述連接電極上,且位于所述第一金屬線正上方。

6.  根據權利要求4所述的陣列基板,其特征在于,所述公共電極線還包括第四金屬線;
所述第四金屬線形成于所述公共電極上,且位于所述第二金屬線正上方。

7.  一種陣列基板的制造方法,其特征在于,包括:
第一次構圖工藝:利用半色調掩膜版進行構圖,形成像素電極,以及源極、漏極、數據線、第一金屬線和第二金屬線;
第二次構圖工藝:利用掩膜版進行構圖,形成半導體層;
第三次構圖工藝:利用掩膜版進行構圖,形成柵極絕緣層,所述柵極絕緣層開設有第一過孔和第二過孔;
第四次構圖工藝:利用掩膜版進行構圖,形成柵極、公共電極和連接電極,所述連接電極通過所述第一過孔與所述第一金屬線相連,所述公共電極通過所述第二過孔與所述第二金屬線相連。

8.  根據權利要求7所述的方法,其特征在于,所述第一次構圖工藝,具體包括:
在襯底基板上依次形成第一透明電極層和第一金屬層;
在所述第一金屬層上涂敷光刻膠,并利用半色調掩膜版進行曝光;
對所述第一金屬層和所述第一透明電極層進行蝕刻,形成源極、漏極、數據線、第一金屬線和第二金屬線;
對光刻膠進行灰化;
對所述第一金屬層進行蝕刻,形成像素電極;
剝離剩余的光刻膠。

9.  根據權利要求7所述的方法,其特征在于,在所述第四次構圖工藝中,還形成第三金屬線和第四金屬線;
所述第三金屬線形成于所述連接電極上,且位于所述第一金屬線正上方;
所述第四金屬線形成于所述公共電極上,且位于所述第二金屬線正上方。

10.  根據權利要求9所述的方法,其特征在于,所述第四次構圖工藝,具體包括:
在柵極絕緣層上依次形成第二透明電極層和第二金屬層;
在所述第二金屬層上涂敷光刻膠,并利用半色調掩膜版進行曝光;
對所述第二金屬層和所述第二透明電極層進行蝕刻,形成柵極、連接電極、第三金屬線和第四金屬線;
對光刻膠進行灰化;
對所述第二金屬層進行蝕刻,形成公共電極;
剝離剩余的光刻膠。

說明書

說明書陣列基板及其制造方法
技術領域
本發明涉及顯示技術領域,具體的說,涉及一種陣列基板及其制造方法。
背景技術
隨著顯示技術的發展,液晶顯示器已經成為最為常見的顯示裝置。
平面轉換(In-Plane Switching,簡稱IPS)技術及邊緣場開關(Fringe Field Switching,簡稱FFS)技術均以水平方向的電場驅動液晶,具有寬視角,高亮度,高對比度,快速響應等優點。隨著當前液晶顯示器的分辨率、刷新率不斷提高,每個子像素單元中的薄膜晶體管(Thin Film Transistor,簡稱TFT)的開啟時間也在不斷減少。以傳統的非晶硅作為薄膜晶體管的有源層,將不能保證子像素單元在短時間內充入足夠的電壓。
非晶金屬氧化物半導體相比于非晶硅半導體,具有更高的遷移率,其遷移率可達到10cm2/V·s以上,因此被廣泛應用于高分辨率、高刷新率的顯示裝置中。但是,目前采用氧化物薄膜晶體管的陣列基板的制造過程中通常需要六次構圖工藝,因此現有技術存在制造工藝過于復雜的技術問題。
發明內容
本發明的目的在于提供一種陣列基板及其制造方法,以解決現有的制造工藝過于復雜的技術問題。
本發明提供一種陣列基板,包括形成于襯底基板上的多個子像素單元,每個所述子像素單元中包括薄膜晶體管、像素電極和公共電極;
所述像素電極形成于所述襯底基板上;
所述薄膜晶體管的漏極形成于所述像素電極上,所述薄膜晶體管的源極與所述漏極位于同一圖層;
所述薄膜晶體管的半導體層形成于所述源極和所述漏極上;
所述像素電極、所述源極、所述漏極和所述半導體層上覆蓋有柵極絕緣層;
所述薄膜晶體管的柵極和所述公共電極形成于所述柵極絕緣層上,其中,所述柵極為透明電極,且與所述公共電極位于同一圖層。
優選的是,所述半導體層為氧化物半導體材料。
進一步的是,該陣列基板還包括掃描線和數據線;
所述數據線與所述源極、所述漏極位于同一圖層;
所述掃描線包括第一金屬線和連接電極;
所述第一金屬線與所述數據線位于同一圖層,所述連接電極與所述柵極位于同一圖層;
所述柵極絕緣層開設有第一過孔,所述連接電極通過所述第一過孔與所述第一金屬線相連。
進一步的是,該陣列基板還包括公共電極線,所述公共電極線包括第二金屬線,所述第二金屬線與所述數據線位于同一圖層;
所述柵極絕緣層開設有第二過孔,所述公共電極通過所述第二過孔與所述第二金屬線相連。
進一步的是,所述掃描線還包括第三金屬線;
所述第三金屬線形成于所述連接電極上,且位于所述第一金屬線正上方。
進一步的是,所述公共電極線還包括第四金屬線;
所述第四金屬線形成于所述公共電極上,且位于所述第二金屬線正上方。
本發明還提供一種陣列基板的制造方法,包括:
第一次構圖工藝:利用半色調掩膜版進行構圖,形成像素電極,以及源極、漏極、數據線、第一金屬線和第二金屬線;
第二次構圖工藝:利用掩膜版進行構圖,形成半導體層;
第三次構圖工藝:利用掩膜版進行構圖,形成柵極絕緣層,所述柵極絕緣層開設有第一過孔和第二過孔;
第四次構圖工藝:利用掩膜版進行構圖,形成柵極、公共電極和連接電極,所述連接電極通過所述第一過孔與所述第一金屬線相連,所述公共電極通過所述第二過孔與所述第二金屬線相連。
優選的是,所述第一次構圖工藝,具體包括:
在襯底基板上依次形成第一透明電極層和第一金屬層;
在所述第一金屬層上涂敷光刻膠,并利用半色調掩膜版進行曝光;
對所述第一金屬層和所述第一透明電極層進行蝕刻,形成源極、漏極、數據線、第一金屬線和第二金屬線;
對光刻膠進行灰化;
對所述第一金屬層進行蝕刻,形成像素電極;
剝離剩余的光刻膠。
進一步的是,在所述第四次構圖工藝中,還形成第三金屬線和第四金屬線;
所述第三金屬線形成于所述連接電極上,且位于所述第一金屬線正上方;
所述第四金屬線形成于所述公共電極上,且位于所述第二金屬線正上方。
優選的是,所述第四次構圖工藝,具體包括:
在柵極絕緣層上依次形成第二透明電極層和第二金屬層;
在所述第二金屬層上涂敷光刻膠,并利用半色調掩膜版進行曝光;
對所述第二金屬層和所述第二透明電極層進行蝕刻,形成柵極、連接電極、第三金屬線和第四金屬線;
對光刻膠進行灰化;
對所述第二金屬層進行蝕刻,形成公共電極;
剝離剩余的光刻膠。
本發明帶來了以下有益效果:本發明提供的陣列基板中,薄膜晶體管的柵極為透明電極,并且與公共電極位于同一圖層,使柵極和公共電極可以在同一次構圖工藝中同步形成。另外,該陣列基板中的像素電極和薄膜晶體管的源極、漏極也可以利用半色調掩膜版,在同一次構圖工藝中依次形成。因此本發明提供的技術方案中,通過四次構圖工藝就能夠制成陣列基板,從而解決了現有的陣列基板的制造工藝過于復雜的技術問題。
本發明的其它特征和優點將在隨后的說明書中闡述,并且,部分的從說明書中變得顯而易見,或者通過實施本發明而了解。本發明的目的和其他優點可通過在說明書、權利要求書以及附圖中所特別指出的結構來實現和獲得。
附圖說明
為了更清楚的說明本發明實施例中的技術方案,下面將對實施例描述中所需要的附圖做簡單的介紹:
圖1是本發明實施例一提供的陣列基板的平面示意圖;
圖2是圖1中沿A-A線的剖面圖;
圖3是圖1中沿B-B線的剖面圖;
圖4是本發明實施例提供的陣列基板的制造方法中經第一次構圖工藝后的平面示意圖;
圖5是本發明實施例提供的陣列基板的制造方法中經第二次構圖工藝后的平面示意圖;
圖6是本發明實施例提供的陣列基板的制造方法中經第三次構圖工藝后的平面示意圖;
圖7是本發明實施例二提供的陣列基板的平面示意圖;
圖8是圖7中沿A-A線的剖面圖;
圖9是圖7中沿B-B線的剖面圖。
具體實施方式
以下將結合附圖及實施例來詳細說明本發明的實施方式,借此對本發明如何應用技術手段來解決技術問題,并達成技術效果的實現過程能充分理解并據以實施。需要說明的是,只要不構成沖突,本發明中的各個實施例以及各實施例中的各個特征可以相互結合,所形成的技術方案均在本發明的保護范圍之內。
實施例一:
本發明實施例提供一種陣列基板,可應用于高分辨率、高刷新率的液晶顯示裝置。該陣列基板包括形成于襯底基板上的多個子像素單元,如圖1、圖2和圖3所示,每個子像素單元中包括薄膜晶體管101、像素電極102和公共電極103。
像素電極102位于第一透明電極層,直接形成于襯底基板100上。薄膜晶體管101的漏極1011形成于像素電極102上,且與像素電極直接接觸,薄膜晶體管101的源極1012和漏極1011均位于第一金屬層。
薄膜晶體管101的半導體層1013形成于源極1012和漏極1011上,并連接在源極1012與漏極1011之間。本實施例中,半導體層1013優選為非晶金屬氧化物半導體,具體可以是ZnO、InZnO、ZnSnO、GaInZnO、ZrInZnO等材料。
像素電極102、源極1012、漏極1011和半導體層1013上覆蓋有柵極絕緣層104,薄膜晶體管101的柵極1014和公共電極103形成于柵極絕緣層104上。其中,柵極1014為透明電極,且與公共電極103位于同一圖層,即第二透明電極 層。
該陣列基板還包括與每個子像素單元相對應的掃描線和數據線。
數據線110與源極1012、漏極1011位于同一圖層,即數據線110也位于第一金屬層。
掃描線包括第一金屬線120和連接電極105,位于同一行的多個第一金屬線120由連接電極105連接為一條掃描線。第一金屬線120與數據線110位于同一圖層,即第一金屬線120也位于第一金屬層。連接電極105與柵極1014位于同一圖層,即連接電極105也位于第二透明電極層,并且連接電極105和柵極1014連接為一個整體。柵極絕緣層104開設有第一過孔1061,連接電極105通過第一過孔1061與第一金屬線120相連。
該陣列基板還包括公共電極線,公共電極線主要由第二金屬線130構成。第二金屬線130與數據線110位于同一圖層,即第二金屬線130也位于第一金屬層。
柵極絕緣層104開設有第二過孔1062,公共電極103通過第二過孔1062與第二金屬線130相連。因為同一行的各個子像素單元中的公共電極103是互相連通的,所以位于同一行的多個第二金屬線130可以由公共電極103連接為一條公共電極線。從圖1中可以看出,為增加公共電極103與第二金屬線130的接觸面積,第二過孔1062的形狀基本與第二金屬線130相同。
本發明實施例還相應的提供一種陣列基板的制造方法,可通過四次構圖工藝制成上述陣列基板,具體步驟如下:
第一次構圖工藝:利用半色調掩膜版進行構圖,形成像素電極,以及源極、漏極、數據線、第一金屬線和第二金屬線。具體包括:
S11:在襯底基板上依次形成第一透明電極層和第一金屬層。
其中,第一透明電極層可采用氧化銦錫(ITO)或氧化銦鋅(IZO)等材料,厚度可以在100至之間。第一金屬層可采用鉻(Cr)、鉬(Mo)、鋁(Al)、銅(Cu)等材料,厚度可以在3000至之間。
S12:在第一金屬層上涂敷光刻膠,并利用半色調掩膜版進行曝光。
曝光后,源極、漏極、數據線、第一金屬線和第二金屬線對應區域的光刻膠全部保留,像素電極對應區域的光刻膠被部分去除,其余區域的光刻膠被全部去除。
S13:對第一金屬層和第一透明電極層進行蝕刻,形成源極、漏極、數據線、 第一金屬線和第二金屬線。
以上形成的各個部分均為第一金屬層和第一透明電極層組成的雙層結構。另外,此時像素電極的形狀也已形成,但像素電極上仍覆蓋有第一金屬層。
S14:對光刻膠進行灰化。
利用灰化工藝,將像素電極對應區域的光刻膠全部去除。同時,源極、漏極、數據線、第一金屬線和第二金屬線對應區域的光刻膠也會被部分去除。
S15:對第一金屬層進行蝕刻,形成像素電極。
將像素電極上覆蓋的第一金屬層蝕刻掉,即可形成像素電極。
S16:剝離剩余的光刻膠。
如圖4所示,經過上述第一次構圖工藝,即可形成像素電極102、源極1012、漏極1011、數據線110、第一金屬線120和第二金屬線130。
第二次構圖工藝:利用掩膜版進行構圖,形成半導體層。具體包括:
S21:在完成第一次構圖工藝的基礎上,沉積一層非晶金屬氧化物半導體薄膜,可以采用ZnO、InZnO、ZnSnO、GaInZnO、ZrInZnO等材料,厚度可以在200至之間。
S22:在半導體薄膜上涂敷光刻膠,并利用掩膜版進行曝光。
曝光后,僅保留薄膜晶體管的半導體層對應區域的光刻膠,其余區域的光刻膠被去除。
S23:對半導體薄膜進行蝕刻,形成薄膜晶體管的半導體層。
S24:剝離剩余的光刻膠。
如圖5所示,經過上述第二次構圖工藝,即可形成薄膜晶體管101的半導體層1013。
第三次構圖工藝:利用掩膜版進行構圖,形成柵極絕緣層。其中,柵極絕緣層開設有第一過孔和第二過孔。具體包括:
S31:在完成第二次構圖工藝的基礎上,形成一層柵極絕緣層,可以采用氧化硅(SiOx)、氮化硅(SiNx)或二者的混合物,厚度可以在2000至之間。
S32:在柵極絕緣層上涂敷光刻膠,并利用掩膜版進行曝光。
曝光后,去除第一過孔和第二過孔對應區域的光刻膠,其余區域的光刻膠保留。
S33:對柵極絕緣層進行蝕刻,形成柵極絕緣層的第一過孔和第二過孔。
S34:剝離剩余的光刻膠。
如圖6所示,經過上述第三次構圖工藝,即可形成柵極絕緣層的第一過孔1061和第二過孔1062。
第四次構圖工藝:利用掩膜版進行構圖,形成柵極、公共電極和連接電極。其中,連接電極通過第一過孔與第一金屬線相連,公共電極通過第二過孔與第二金屬線相連。具體包括:
S41:在完成第三次構圖工藝的基礎上,形成第二透明電極層,其材料、厚度可以與第一透明電極層相同。
S42:在第二透明電極層上涂敷光刻膠,并利用掩膜版進行曝光。
曝光后,僅保留柵極、公共電極和連接電極對應區域的光刻膠,其余區域的光刻膠被去除。
S43:對第二透明電極層進行蝕刻,形成柵極、公共電極和連接電極。并且,連接電極通過第一過孔與第一金屬線相連,公共電極通過第二過孔與第二金屬線相連。
S44:剝離剩余的光刻膠。
如圖1所示,經過上述第四次構圖工藝,即可形成本發明實施例提供的陣列基板。
本發明實施例提供的陣列基板及其制造方法中,薄膜晶體管101的柵極1014為透明電極,并且與公共電極103位于同一圖層,使柵極1014和公共電極103可以在第四次構圖工藝中同步形成。另外,該陣列基板中的像素電極102和薄膜晶體管101的源極1012、漏極1011也可以利用半色調掩膜版,在第一次構圖工藝中依次形成。因此本發明實施例提供的技術方案中,通過四次構圖工藝就能夠制成陣列基板,從而解決了現有的陣列基板的制造工藝過于復雜的技術問題。
實施例二:
本實施例與實施例一基本相同,其不同點在于,本實施例中,在第二透明電極層上還覆蓋有第二金屬層。該第二金屬層可以作為掃描線的一部分,增加掃描線的厚度,進而增加掃描線的橫截面積,以降低掃描線的電阻。或者,該第二金屬層也可以作為公共電極線的一部分,增加公共電極線的厚度,進而增加公共電極線的橫截面積,以降低公共電極線的電阻。
本實施例中,第二金屬層同時兼具上述兩種用途。如圖7、圖8和圖9所示,掃描線還包括位于第二金屬層的第三金屬線140,第三金屬線140形成于連接電極105上,且位于第一金屬線120正上方。同時,公共電極線還包括位于第二金屬層的第四金屬線150,第四金屬線150形成于公共電極103上,且位于第二金屬線130正上方。另外,本實施例中,柵極1014上方也覆蓋有第二金屬層。
本發明實施例提供的陣列基板的制造方法也只需四次構圖工藝,其中第一次構圖工藝至第三次構圖工藝與實施例一相同。
本實施例提供的陣列基板的制造方法,在第四次構圖工藝中,還形成第三金屬線和第四金屬線。具體包括:
S401:在柵極絕緣層上依次形成第二透明電極層和第二金屬層。
第二透明電極層的材料、厚度可以與第一透明電極層相同。第二金屬層的材料、厚度可以與第一金屬層相同。
S402:在第二金屬層上涂敷光刻膠,并利用半色調掩膜版進行曝光。
曝光后,柵極、第三金屬線(連接電極與第三金屬線的圖案相同)和第四金屬線對應區域的光刻膠全部保留,公共電極對應區域的光刻膠被部分去除,其余區域的光刻膠被全部去除。
S403:對第二金屬層和第二透明電極層進行蝕刻,形成柵極、連接電極、第三金屬線和第四金屬線。
其中,柵極上方覆蓋有第二金屬層,連接電極通過第一過孔與第一金屬線相連。第三金屬線位于第一金屬線、連接電極的正上方,并且與連接電極的圖案相同。第四金屬線位于第二金屬線的正上方,并且與公共電極部分重合。另外,此時公共電極的形狀也已形成,但公共電極上仍覆蓋有第二金屬層。
S404:對光刻膠進行灰化。
利用灰化工藝,將公共電極對應區域的光刻膠全部去除。同時,柵極、第三金屬線和第四金屬線對應區域的光刻膠也會被部分去除。
S405:對第二金屬層進行蝕刻,形成公共電極。
將公共電極上覆蓋的第二金屬層蝕刻掉,即可形成公共電極。
S406:剝離剩余的光刻膠。
如圖7所示,經過上述第四次構圖工藝,即可形成本發明實施例提供的陣列基板。
本發明實施例提供的陣列基板及其制造方法中,通過四次構圖工藝就能夠制成陣列基板,從而解決了現有的陣列基板的制造工藝過于復雜的技術問題。此外,本實施例中還利用第二金屬層,增加了掃描線和公共電極線的厚度,進而增加了掃描線和公共電極線的橫截面積。因此,相比于實施例一,本實施例中掃描線和公共電極線的電阻更低,其電信號的傳輸效果更好。
雖然本發明所公開的實施方式如上,但所述的內容只是為了便于理解本發明而采用的實施方式,并非用以限定本發明。任何本發明所屬技術領域內的技術人員,在不脫離本發明所公開的精神和范圍的前提下,可以在實施的形式上及細節上作任何的修改與變化,但本發明的專利保護范圍,仍須以所附的權利要求書所界定的范圍為準。

關 鍵 詞:
陣列 及其 制造 方法
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
關于本文
本文標題:陣列基板及其制造方法.pdf
鏈接地址:http://www.rgyfuv.icu/p-6373578.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
山东11选5中奖结果走势图