• / 14
  • 下載費用:30 金幣  

垂直超結雙擴散金屬氧化物半導體器件及制造方法.pdf

摘要
申請專利號:

CN201010187367.0

申請日:

2010.05.28

公開號:

CN101872783B

公開日:

2015.01.07

當前法律狀態:

授權

有效性:

有權

法律詳情: 授權|||專利申請權的轉移IPC(主分類):H01L 29/78變更事項:申請人變更前權利人:上海宏力半導體制造有限公司變更后權利人:上海華虹宏力半導體制造有限公司變更事項:地址變更前權利人:201203 上海市張江高科技園區郭守敬路818號變更后權利人:201203 上海市張江高科技園區祖沖之路1399號登記生效日:20140514|||實質審查的生效IPC(主分類):H01L 29/78申請日:20100528|||公開
IPC分類號: H01L29/78; H01L29/06; H01L29/36; H01L21/336 主分類號: H01L29/78
申請人: 上海華虹宏力半導體制造有限公司
發明人: 劉正超
地址: 201203 上海市張江高科技園區祖沖之路1399號
優先權:
專利代理機構: 上海思微知識產權代理事務所(普通合伙) 31237 代理人: 鄭瑋
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201010187367.0

授權公告號:

101872783B|||||||||

法律狀態公告日:

2015.01.07|||2014.06.11|||2012.10.03|||2010.10.27

法律狀態類型:

授權|||專利申請權、專利權的轉移|||實質審查的生效|||公開

摘要

本發明涉及垂直超結雙擴散金屬氧化物半導體器件及制造方法,該垂直超結雙擴散金屬氧化物半導體器件包括P區與N區相間密堆集形成的復合緩沖層,所述復合緩沖層中每個P區和每個N區的直徑沿縱向漸變。本發明垂直超結雙擴散金屬氧化物半導體器件及制造方法在不影響耐壓區的耐壓能力下,進一步提高耐壓區的摻雜濃度,從而降低了垂直超結雙擴散金屬氧化物半導體器件的導通電阻,提高了垂直超結雙擴散金屬氧化物半導體器件的擊穿電壓。

權利要求書

1.一種垂直超結雙擴散金屬氧化物半導體器件,包括P區與N區橫向相間密堆集形成的復合緩沖層、所述復合緩沖層位于襯基及擴散層之間,其特征在于,所述復合緩沖層中每個P區和每個N區的直徑沿縱向漸變。2.如權利要求1所述的垂直超結雙擴散金屬氧化物半導體器件,其特征在于,所述復合緩沖層的厚度為6μm~70μm。3.如權利要求1所述的垂直超結雙擴散金屬氧化物半導體器件,其特征在于,所述復合緩沖層中每個P區和每個N區的縱截面呈梯形。4.如權利要求1所述的垂直超結雙擴散金屬氧化物半導體器件,其特征在于,沿縱向,每個區的最小直徑與最大直徑之比為1∶3~1∶2。5.如權利要求1所述的垂直超結雙擴散金屬氧化物半導體器件,其特征在于,所述復合緩沖層中每個N區和每個P區內的雜質分布不均勻。6.如權利要求5所述的垂直超結雙擴散金屬氧化物半導體器件,其特征在于,若所述襯基為重摻雜N型半導體材料,N區靠近所述襯基處的雜質濃度大于靠近所述擴散層處的雜質濃度,P區靠近所述襯基處的雜質濃度小于靠近所述擴散層處的雜質濃度;若所述襯基為重摻雜P型半導體材料,N區靠近所述襯基處的雜質濃度小于靠近所述擴散層處的雜質濃度,P區靠近所述襯基處的雜質濃度大于靠近所述擴散層處的雜質濃度。7.如權利要求1所述的垂直超結雙擴散金屬氧化物半導體器件,其特征在于,所述復合緩沖層中,N區有效施主總電荷與P區有效受主總電荷相等。8.一種垂直超結雙擴散金屬氧化物半導體器件的制造方法,其特征在于,包括以下步驟:在襯基的表面上形成第一外延薄膜,該第一外延薄膜為第一導電類型材料;通過光刻,在所述第一外延薄膜內定義第二導電類型材料區;對定義的第二導電類型材料區進行摻雜,使所述第一外延薄膜變成第一導電類型材料區與第二導電類型材料區相間的薄膜;重復上述步驟,制作出第一導電類型材料區與第二導電類型材料區相間的第i外延薄膜,使第i外延薄膜內的第一導電類型材料區疊加在第i-1外延薄膜內的第一導電類型材料區上,第i外延薄膜內的第二導電類型材料區疊加在第i-1外延薄膜內的第二導電類型材料區上,且各層第一導電類型材料區和第二導電類型材料區的直徑沿縱向漸變,其中,i=2,3,......,m。9.如權利要求8所述的垂直超結雙擴散金屬氧化物半導體器件的制造方法,其特征在于,各層外延薄膜滿足:ρPiVPi=ρNiVNi,其中,ρPi表示第i外延薄膜內P區的雜質濃度,VPi表示第i外延薄膜內P區的體積,ρNi表示第i外延薄膜內N區的雜質濃度,VNi表示第i外延薄膜內N區的體積,則ρPiVPi等于或近似等于ρNiVNi。10.如權利要求8所述的垂直超結雙擴散金屬氧化物半導體器件的制造方法,其特征在于,對定義的第二導電類型材料區進行摻雜時,摻雜濃度為2E15/cm3~1E17/cm3。

說明書

垂直超結雙擴散金屬氧化物半導體器件及制造方法

技術領域

本發明涉及功率半導體器件,尤其涉及一種垂直超結雙擴散金屬氧化物半導體器件及制造方法。

背景技術

垂直雙擴散金屬氧化物半導體(vertical?double-diffusedmetal-oxide-semiconductor,VDMOS)器件作為功率電子的重要基礎,以其高耐壓、高頻等特性常用于功率集成電路和功率集成系統中。

垂直雙擴散金屬氧化物半導體的耐壓區決定著垂直雙擴散金屬氧化物半導體的一些電學性能,例如,耐壓區的耐壓能力與它的摻雜濃度及厚度有關,垂直雙擴散金屬氧化物半導體的導通電阻也與耐壓區的摻雜濃度及厚度有關,摻雜濃度愈低,厚度愈大,耐壓能力愈高,導通電阻愈大。

對于垂直雙擴散金屬氧化物半導體,一方面期望提高垂直雙擴散金屬氧化物半導體的耐壓區的摻雜濃度,以降低垂直雙擴散金屬氧化物半導體的導通電阻,另一方面又期望降低垂直雙擴散金屬氧化物半導體的耐壓區的摻雜濃度,以提高耐壓區的耐壓能力。

圖1所示為美國專利US005216275A(公開日1993年6月1日)披露的一種垂直雙擴散金屬氧化物半導體,該VDMOS包括N+(或P+)襯底4、形成于所述N+(或P+)襯底4上的復合緩沖層(composite?buffer?layer)(該復合緩沖層就是耐壓區)、形成于所述復合緩沖層上的P(或N)擴散層3、在所述P(或N)擴散層3內形成的N+(或P+)源區2、形成于所述P(或N)擴散層3上的柵極1以及金屬電極G、S、D。

所述復合緩沖層由兩種導電類型的材料相間排列組成——P區和N區相間排列,所述復合緩沖層中的每個P區6被相鄰的N區7包圍,每個N區7被相鄰的P區6包圍。

圖2A~圖2C所示為圖1中復合緩沖層的俯視圖(top?view),所述復合緩沖層的橫截面可以呈條狀結構(如圖2A),即在所述復合緩沖層的橫截面上,每個長條狀N區的兩旁是P區,每個長條狀P區的兩旁是N區;可以呈六角形單元、方形單元、長方形單元或三角形單元密堆集結構,每個單元的中央是圓形、六角形、方形、長方形或三角形的N區(或P區),其他部分是P區(或N區),如圖2B所示,所述復合緩沖層的橫截面呈六角形單元密堆集結構,每個單元的中央是圓形N區(或P區),其他部分是P區(或N區);還可以呈鑲嵌式結構,即在所述復合緩沖層的橫截面上,P區及N區或者都是方形、或者都是正三角形、或者都是正六角形,P區與N區間隔排列,如圖2C所示,所述復合緩沖層的橫截面呈方形P區與方形N區間隔排列的鑲嵌式結構。

再參見圖1,所述復合緩沖層中每個P區或N區的直徑沿縱向相等。

現簡單說明所述復合緩沖層的制作方法:

—種方法是,在N+(或P+)襯底4上淀積N(或P)外延層(epi)5,在所述N(或P)外延層5內進行選擇開垂直槽51,如圖3A所示;

用P(或N)半導體材料填充所述垂直槽51即得復合緩沖層,如圖3B所示;

另一種方法是,在N+(或P+)襯底4上淀積N(或P)外延層(epi)5,通過光刻,在所述N(或P)外延層(epi)5的表面上形成圖案化的光刻膠層52,如圖4A所示;

采用離子注入法向選擇區域內注入P型(或N型)雜質,使得所述選擇區域由N區(或P區)變成P區(或N區),即得復合緩沖層,如圖4B所示。

具有復合緩沖層的垂直雙擴散金屬氧化物半導體,在所述復合緩沖層耗盡時,兩種導電類型的材料(P區和N區)提供符號相反的電荷,其產生的電場大部分被互相抵消,因此,采用復合緩沖層作耐壓區可以提高耐壓區的摻雜濃度,降低導通電阻,如何在不影響耐壓區的耐壓能力下提高耐壓區的摻雜濃度是本領域技術人員一直探索的問題,而現有技術的復合緩沖層中每個P區或N區的直徑沿縱向相等,每個P區及N區的摻雜濃度沒有達到最大化。

發明內容

本發明的目的在于提供一種垂直超結雙擴散金屬氧化物半導體器件及制造方法,在不影響耐壓區的耐壓能力下,進一步提高耐壓區的摻雜濃度。

為了達到上述的目的,本發明提供一種垂直超結雙擴散金屬氧化物半導體器件,包括P區與N區橫向相間密堆集形成的復合緩沖層、所述復合緩沖層位于襯基及擴散層之間,其特征在于,所述復合緩沖層中每個P區和每個N區的直徑沿縱向漸變。

上述垂直超結雙擴散金屬氧化物半導體器件,其中,所述復合緩沖層的厚度為6μm~70μm

上述垂直超結雙擴散金屬氧化物半導體器件,其中,所述復合緩沖層中每個P區和每個N區的縱截面呈梯形。

上述垂直超結雙擴散金屬氧化物半導體器件,其中,沿縱向,每個區的最小直徑與最大直徑之比為1∶3~1∶2。

上述垂直超結雙擴散金屬氧化物半導體器件,其中,所述復合緩沖層中每個N區和每個P區內的雜質分布不均勻。

上述垂直超結雙擴散金屬氧化物半導體器件,其中,若所述襯基為重摻雜N型半導體材料,N區靠近所述襯基處的雜質濃度大于靠近所述擴散層處的雜質濃度,P區靠近所述襯基處的雜質濃度小于靠近所述擴散層處的雜質濃度;若所述襯基為重摻雜P型半導體材料,N區靠近所述襯基處的雜質濃度小于靠近所述擴散層處的雜質濃度,P區靠近所述襯基處的雜質濃度大于靠近所述擴散層處的雜質濃度。

上述垂直超結雙擴散金屬氧化物半導體器件,其中,所述復合緩沖層中,N區有效施主總電荷與P區有效受主總電荷相等。

本發明提供的另一種技術方案是,一種垂直超結雙擴散金屬氧化物半導體器件的制造方法,包括以下步驟:在襯基的表面上形成第一外延薄膜,該第一外延薄膜為第一導電類型材料;通過光刻,在所述第一外延薄膜內定義第二導電類型材料區;對定義的第二導電類型材料區進行摻雜,使所述第一外延薄膜變成第一導電類型材料區與第二導電類型材料區相間的薄膜;重復上述步驟,制作出第一導電類型材料區與第二導電類型材料區相間的第i外延薄膜,使第i外延薄膜內的第一導電類型材料區疊加在第i-1外延薄膜內的第一導電類型材料區上,第i外延薄膜內的第二導電類型材料區疊加在第i-1外延薄膜內的第二導電類型材料區上,且各層第一導電類型材料區和第二導電類型材料區的直徑沿縱向漸變,其中,i=2,3,......,m。

上述垂直超結雙擴散金屬氧化物半導體器件的制造方法,其中,各層外延薄膜滿足:ρPiVPi=ρNiVNi,其中,ρPi表示第i外延薄膜內P區的雜質濃度,VPi表示第i外延薄膜內P區的體積,ρNi表示第i外延薄膜內N區的雜質濃度,VNi表示第i外延薄膜內N區的體積,則ρPiVPi等于或近似等于ρNiVNi。

上述垂直超結雙擴散金屬氧化物半導體器件的制造方法,其中,對定義的第二導電類型材料區進行摻雜時,摻雜濃度為2E15/cm3~1E17/cm3。

本發明的垂直超結雙擴散金屬氧化物半導體器件及制造方法,復合緩沖層(即耐壓區)中每個N區和P區采用直徑沿縱向漸變的結構,能提高復合緩沖層的摻雜濃度,降低垂直超結雙擴散金屬氧化物半導體器件的導通電阻,提高垂直超結雙擴散金屬氧化物半導體器件的擊穿電壓。

附圖說明

本發明的垂直超結雙擴散金屬氧化物半導體器件及制造方法由以下的實施例及附圖給出。

圖1是現有技術的垂直雙擴散金屬氧化物半導體器件的縱向剖視圖。

圖2A~圖2C是圖1中復合緩沖層的俯視圖。

圖3A~圖3B是圖1中復合緩沖層的一種制作流程圖。

圖4A~圖4B是圖1中復合緩沖層的另一種制作流程圖。

圖5是本發明垂直超結雙擴散金屬氧化物半導體器件的縱向剖視圖。

圖6A~圖6I是本發明垂直超結雙擴散金屬氧化物半導體器件的制造流程圖。

具體實施方式

以下將結合圖5及圖6A~圖6I對本發明的垂直超結雙擴散金屬氧化物半導體器件及制造方法作進一步的詳細描述。

參見圖5,本發明垂直超結雙擴散金屬氧化物半導體器件包括多個垂直雙擴散金屬氧化物半導體單元,相鄰的兩個垂直雙擴散金屬氧化物半導體單元共柵極,相鄰垂直雙擴散金屬氧化物半導體單元之間相互隔離;

每一個垂直雙擴散金屬氧化物半導體單元包括N+(或P+)襯基101、形成于所述N+(或P+)襯基101上的復合緩沖層102、形成于所述復合緩沖層102上的P(或N)擴散層103、形成于所述P(或N)擴散層103內的P(或N)阱104、形成于所述P(或N)阱104內的N+(或P+)源區105及形成于所述P-(或N-)擴散層103上的多晶硅柵極106,所述多晶硅柵極106覆蓋所述P(或N)阱104;

所述復合緩沖層102由兩種導電類型的材料橫向相間密堆集排列組成,即P區與N區橫向相間密堆集排列,所述復合緩沖層102中每個P區和每個N區均與所述N+(或P+)襯基101及P(或N)擴散層103相交,所述復合緩沖層102中的每個P區被相鄰的N區包圍,每個N區被相鄰的P區包圍;

每個P區(或N區)的直徑R沿縱向漸變,如圖5所示,所述復合緩沖層102中每個P區(或N區)的縱截面呈梯形,沿縱向,每個P區(或N區)的最小直徑與最大直徑之比為1∶3~1∶2,優先地,每個P區(或N區)的最大直徑與最小直徑之比為1∶2。

以下說明本發明垂直超結雙擴散金屬氧化物半導體器件的制造方法:

參見圖6A,在襯基101的表面上形成第一外延薄膜210;

所述襯基101為重摻雜N型(或P型)半導體材料,如N+(或P+)硅襯基;

所述第一外延薄膜210為N型(或P型)半導體材料,如,N(或P)硅;

形成所述第一外延薄膜210可以先采用化學氣相淀積CVD法淀積一半導體材料薄膜,再對該半導體材料薄膜進行摻雜;

參見圖6B,通過光刻,在所述第一外延薄膜210表面上形成圖案化的光刻膠層310,定義P(或N)區107;

所述光刻膠層310掩蔽的區域為N(或P)區108,定義的P(或N)區107的直徑R1與相鄰的N(或P)區108的直徑R2不相等;

參見圖6C,采用離子注入法對選定區域進行P型(或N型)雜質摻雜,使所述第一外延薄膜210變成N區與P區相間的薄膜;

摻雜濃度為2E15/cm3~1E17/cm3;

參見圖6D,在所述第一外延薄膜210的表面上形成第二外延薄膜220;

所述第二外延薄膜220為N型(或P型)半導體材料,如,N(或P)硅;

形成所述第二外延薄膜220可以先采用化學氣相淀積CVD法淀積一半導體材料薄膜,再對該半導體材料薄膜進行摻雜;

參見圖6E,通過光刻,在所述第二外延薄膜220表面上形成圖案化的光刻膠層320,定義P(或N)區109;

所述光刻膠層320掩蔽的區域為N(或P)區110,定義的P(或N)區109的直徑R?3與相鄰的N(或P)區110的直徑R4不相等;

在所述第二外延薄膜220內定義的P(或N)區109疊加在所述第一外延薄膜210內的P(或N)區107上,所述光刻膠層320掩蔽的N(或P)區110疊加在所述第一外延薄膜210內的N(或P)區108上;

所述光刻膠層320掩蔽的N(或P)區110的直徑R4大于所述第一外延薄膜210內的N(或P)區108的直徑R2;

所述光刻膠層320定義的P(或N)區109的直徑R3小于所述第一外延薄膜210內的P(或N)區107的直徑R1;

參見圖6F,采用離子注入法對選定區域進行P型(或N型)雜質摻雜,使所述第二外延薄膜220變成N區與P區相間的薄膜;

摻雜濃度為2E15/cm3~1E17/cm3;

采用相同的方法制作N區與P區相間的第三外延薄膜、N區與P區相間的第四外延薄膜......、N區與P區相間的第i外延薄膜,直至第i外延薄膜內P(或N)區的直徑為所述第一外延薄膜210內P(或N)區107的直徑的1/3~1/2,如圖6G所示,其中i=2,3,......,m;

這樣就制作出N區與P區相間的復合緩沖層;

所述復合緩沖層中每個N區和每個P區內的雜質分布是不均勻的,若襯基為重摻雜N型半導體材料,N區靠近襯基處的雜質濃度大于靠近擴散層處的雜質濃度,P區靠近襯基處的雜質濃度小于靠近擴散層處的雜質濃度;若襯基為重摻雜P型半導體材料,N區靠近襯基處的雜質濃度小于靠近擴散層處的雜質濃度,P區靠近襯基處的雜質濃度大于靠近擴散層處的雜質濃度;

用ρPi表示第i外延薄膜內P區的雜質濃度,VPi表示第i外延薄膜內P區的體積,ρNi表示第i外延薄膜內N區的雜質濃度,VNi表示第i外延薄膜內N區的體積,則ρPiVPi等于或近似等于ρNiVNi,其中i=2,3,......,m,即所述復合緩沖層中,N區有效施主總電荷與P區有效受主總電荷相等或近似相等;

所述復合緩沖層的厚度為6μm~70μm;

參見圖6H,在N區與P區相間的第n外延薄膜的外表面上形成一P(或N)擴散層103,并在所述P(或N)擴散層103內制作出隔離槽111;

參見圖6I,通過選擇性摻雜,在所述P(或N)擴散層103內形成P(或N)阱104;

接著通過選擇性摻雜,在所述P(或N)阱104內形成N+(或P+)源區105,通過掩蔽,在所述P(或N)擴散層103的外表面上形成多晶硅柵極106,如圖5所示。

垂直超結雙擴散金屬氧化物半導體器件在關閉(off)時,P區/N區必須完全耗盡才能獲得最高可能的擊穿電壓,由于所述N(或P)區靠近所述襯基101的一端比較窄,在所需擊穿電壓相同時,所述N(或P)區靠近所述襯基101的一端耗盡會比靠近所述柵極106的一端快,因此,對該N(或P)區而言,可以適當提高底部的摻雜濃度,從而降低導通電阻,另外,所述N(或P)區的摻雜濃度從所述柵極106到所述襯基101逐漸提高,可以獲得最大可能的擊穿電壓。

關 鍵 詞:
垂直 超結雙 擴散 金屬 氧化物 半導體器件 制造 方法
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
關于本文
本文標題:垂直超結雙擴散金屬氧化物半導體器件及制造方法.pdf
鏈接地址:http://www.rgyfuv.icu/p-6420473.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
山东11选5中奖结果走势图