• / 35
  • 下載費用:30 金幣  

電子混雜器件.pdf

摘要
申請專利號:

CN201010546571.7

申請日:

2010.11.12

公開號:

CN102110643B

公開日:

2015.01.07

當前法律狀態:

終止

有效性:

無權

法律詳情: 未繳年費專利權終止號牌文件類型代碼:1605號牌文件序號:101695979228IPC(主分類):H01L 21/77專利號:ZL2010105465717申請日:20101112授權公告日:20150107終止日期:20151112|||授權|||實質審查的生效IPC(主分類):H01L 21/77申請日:20101112|||公開
IPC分類號: H01L21/77; H01L21/8238; H01L21/321; H01L21/027; H01L21/20; H01L51/00; B32B9/00 主分類號: H01L21/77
申請人: 索尼公司
發明人: 雷內·懷茲; 西爾維亞·羅塞利; 加布里埃爾·內爾斯; 尼克勞斯·科諾; 佐伊·卡里披都; 阿孟和·柏蒙蒂·茲賴
地址: 日本東京都
優先權: 2009.11.12 EP 09175838.3
專利代理機構: 北京康信知識產權代理有限責任公司 11240 代理人: 余剛;吳孟秋
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201010546571.7

授權公告號:

|||102110643B||||||

法律狀態公告日:

2017.01.04|||2015.01.07|||2012.04.18|||2011.06.29

法律狀態類型:

專利權的終止|||授權|||實質審查的生效|||公開

摘要

本發明涉及電子混雜器件,以及涉及制造該電子器件的方法,所述方法包括提供包含半導體器件疊層的襯底;在所述襯底上沉積第一材料層,所述第一材料層(3)是絕緣層;在所述第一材料層上沉積活性有機材料層;在所述活性有機材料層上沉積第二材料層,所述第二材料層是絕緣層。

權利要求書

1: 一種制造電子器件的方法, 所述方法包括 : 提供包含半導體器件疊層的襯底 (1) ; 在所述襯底上沉積第一材料層 (3), 所述第一材料層 (3) 是絕緣層 ; 在所述第一材料層 (3) 上沉積活性有機材料層 (6) ; 在所述活性有機材料層 (6) 上沉積第二材料層 (8), 所述第二材料層 (8) 是絕緣層。
2: 如權利要求 1 的方法, 包括圖案化所述第一材料層 (3), 以及利用所述第一材料層 (3) 作為掩模形成用于接觸所述活性有機材料層 (6) 的底電極 (2b)。
3: 如權利要求 1 或 2 的方法, 包括圖案化所述第二材料層 (8), 以及利用所述第二材料 層 (8) 作為掩模形成用于接觸所述活性有機材料層 (6) 的頂電極 (2c)。
4: 如權利要求 1 至 3 中任意一項的方法, 包括在所述第二材料層 (8) 和所述活性有機 材料層 (6) 之間沉積第三材料層 (7), 所述第三材料層 (7) 是絕緣層, 以及同時圖案化所述 第二材料層 (8) 與所述第三材料層 (7), 并利用所述第二材料層 (8) 和所述第三材料層 (7) 作為掩模, 形成用于接觸所述活性有機材料層 (6) 的頂電極 (2c)。
5: 如權利要求 4 的方法, 其中, 圖案化所述第二材料層 (8) 和所述第三材料層 (7) 包括 刻蝕所述第二材料層 (8) 和所述第三材料層 (7), 其中, 所述第二材料層 (8) 和所述第三材 料層 (7) 具有不同的刻蝕速率。
6: 如權利要求 4 至 5 中任意一項的方法, 其中沉積所述第二材料層 (8) 利用不用等離 子體的沉積工藝來進行, 沉積所述第三材料層 (7) 利用等離子體沉積工藝來進行。
7: 如權利要求 3 至 6 中任意一項的方法, 還包括沉積水平延伸的金屬條 (5, 9), 所述金 屬條與所述頂電極 (2c) 和所述底電極 (2b) 之一相連。
8: 一種電子器件, 其包括 : 包含半導體器件疊層的襯底 (1) ; 所述襯底上的第一材料層 (3), 所述第一材料層 (3) 是絕緣層 ; 所述第一材料層 (3) 上的活性有機材料層 (6) ; 以及 所述活性有機材料層 (6) 上的第二材料層 (8), 所述第二材料層 (8) 是絕緣層。
9: 如權利要求 8 的器件, 其中, 所述第一材料層 (3) 包括至少一個接觸所述活性有機材 料層 (6) 的底電極 (2b), 所述第二材料層 (8) 包括至少一個接觸所述活性有機材料層 (6) 的頂電極 (2c)。
10: 如權利要求 8 或 9 的器件, 包括處于所述第二材料層 (8) 和所述活性有機材料層 (6) 之間的第三材料層 (7), 所述第三材料層 (7) 是絕緣層。
11: 如權利要求 8 至 10 中任意一項的器件, 包括水平延伸的金屬條 (5, 9), 所述金屬條 與頂電極 (2c) 和底電極 (2b) 之一相連。
12: 如權利要求 8 至 11 中任意一項的器件, 其中, 所述半導體器件疊層包括 CMOS 器件, 所述 CMOS 器件包含 PMOS 晶體管和 NMOS 晶體管。
13: 如權利要求 8 至 12 中任意一項的器件, 其中, 所述第一材料層 (3) 和所述第二材料 層 (8) 中的至少之一的材料是氧氮化硅 (SixONy) 和 Si3N4 之一的介電材料。
14: 如權利要求 8 至 13 中任意一項的器件, 其中, 所述第三材料層 (7) 的材料是 SiO、 SiO2、 Gd2O3、 Y2O3、 Al2O3、 BaSrTiO3、 BaTiO3 以及包括 CaF2、 LiF 在內的氟化物中的一種的介電 材料。 2
15: 如權利要求 8 至 14 中任意一項的器件, 其中, 所述活性有機層是有機半導體、 半導 體 p-n 結、 電阻開關材料或導電聚合物中的一種或其組合的層。

說明書


電子混雜器件

    本發明涉及電子器件, 具體地涉及由半導體器件和電阻器開關構成的電子混雜器 件以及涉及相應的制造方法。
     在半導體技術中, 互補金屬氧化物半導體 (CMOS) 器件是非常成功的。 CMOS 器件通 過 p- 型和 n- 型 MOSFET 實現。它們耗散比 NMOS 邏輯電路更少的功率, 因為僅僅在進行器 件的開關時才發生功率耗散。此外, CMOS 電路可以較之其他可替代電路在襯底上以更高密 度實現, 并且 CMOS 半導體制造工藝具有高的靈活性和產率。
     已經提出了將可用作例如電阻開關的分子電子器件與標準半導體電路集成的幾 種構思。
     Likharev[1 ; 2] 在 2005 年 提 出 了 將 CMOS 電 路 與 分 子 縱 橫 條 電 路 (molecular cross-bar) 相結合的可重配置器件的構思。在此構思中, CMOS 電路與分子縱橫條電路 (CMOL) 結合。CMOS 層由多個反相器構成, 所述反相器通過小的引腳與分子縱橫條電路連 接, 所述分子縱橫條電路沉積在硅晶片的頂部。縱橫條電路中的分子層具有開關的功能, 即, 在頂電極和底電極的每個交叉點處, 分子層的傳導狀態可以在傳導和絕緣狀態之間切 換。通過在不同的結處的差別切換, 可以在分子縱橫條電路中實現不同的功能。
     在 2007 年, Hewlett-Packard[3] 公布了將 CMOS 電路與電阻開關元件的縱橫條電 路相結合的新構思。此構思基于 Likharev 等人的 CMOL 構思。如在 CMOL 構思中一樣, 電阻 開關元件的縱橫條電路被沉積在 CMOS 晶片的頂部。 CMOS 層不僅包括反相器, 而且還包括完 整的邏輯功能, 例如 NAND、 NOR, 或緩沖單元。CMOS 層的頂部上的縱橫條電路連接硅晶片中 的不同基礎單元, 而邏輯功能在 CMOS 層中運算。
     US 2008/0089120A1 公開了具有無定形固體電解質層的電阻存儲器, 以及操作該 存儲器的方法。電阻存儲器包括開關器件和與開關器件連接的存儲節點。存儲節點包括下 電極、 與下電極交叉的上電極以及在上電極和下電極之間的無定形固體電解質層。存儲器 可以通過 CMOS 工藝加工。
     WO 2008/121676A1 公開了一種包括第一襯底和第二襯底的混雜 CMOL 結構, 所述 第一襯底具有 : 處于襯底上的 CMOS 器件層 ; 具有處于第一襯底的 CMOS 器件層上方的接口 引腳的第一互連層 ; 與第一互連層的接口引腳連接的納米線第一陣列 ; 在納米線結材料上 方的納米線第二陣列 ; 具有布置在納米線第二陣列上方的接口引腳的第二互連層, 該接口 引腳與納米線第二陣列連接, 所述第二襯底包括布置在第二互連層上方的第二 CMOS 器件 層。納米線結材料可以包括例如布置在納米陣列之間的電雙穩態分子層。
     US 2005/0017759A1 公開了一種電路元件, 所述電路元件具有第一層、 第二層和單 分子層, 所述第一層由電絕緣襯底材料和第一導電材料構成, 所述第一導電材料以至少一 個分立區域 (discrete area) 的形式, 使得其被包埋在襯底材料中或涂覆到襯底材料上, 所 述第二層具有第二導電材料, 所述單分子層由運輸電荷載流子的電活性分子構成的, 布置 在第一層和第二層之間。單分子層被固定, 并且與第二層電接觸。電活性分子中的每一個 具有用作電子供體的第一單元和用作電子受體的第二單元以及至少一個布置在第一單元 和第二單元之間的還原氧化活性單元, 其中, 所述電子供體和所述電子受體形成二極管, 并
     且通過所述還原氧化活性單元形成可變電阻。
     US 2006/0211257A1 涉及一種包含由有機存儲材料構成的至少一個存儲單元的化 合物, 其尤其可用于 CMOS 結構, 所述化合物的特征在于 : a) 至少一個第一錨定基團, 其具有 用于共價鍵合到第一電極尤其化學鍵合到存儲器單元的底電極的反應性基團 ; 以及至少一 個第二錨定基團, 其具有用于鍵合到第二電極尤其鍵合到存儲器單元的頂電極的反應性基 團。
     JP 2007 220768A1 公開了一種與半導體工藝兼容的工藝, 用于穿過層間絕緣膜在 接觸孔中分別形成下電極和上電極, 并且可變電阻膜被夾在兩個電極之間, 從而形成存儲 器部分。存儲器被具有低介電常數的層間絕緣膜包圍。此外, 交叉點非易失性存儲器元件 適于集成并提高速度, 因為其由于其元件結構而與 CMOS 工藝或類似工藝兼容。
     將基于分子材料的電阻開關與半導體器件集成的所有方法在其制造工藝中都具 有顯著困難。具體地, 業已表明難以完全基于 CMOS 制造工藝制造這類混雜器件。而且, 就 完成器件的耐久性方面和對于在器件的制造過程損傷有機材料的風險而言, 包含基于有機 材料的電阻開關的混雜電子器件是有問題的。有機材料是敏感的, 并且可能在其沉積之后 在通常的 CMOS 加工步驟過程中受到損傷。此外, 在有機材料沉積在襯底上之后, 由于有機 材料到相鄰材料層中的擴散或由于相鄰材料層的材料到有機材料中的擴散, 使得有機材料 發生結構變化。
     本發明的目的是提供一種制造包含半導體器件和基于活性有機材料的電阻開關 的電子混雜器件的方法以及相應的器件, 所述方法可以完全集成到諸如 CMOS 技術的 MOS 半 導體制造工藝中, 避免了在制造過程中對于活性有機材料的損傷, 并且得到具有長耐久性 的混雜電子器件。
     該問題通過包括獨立權利要求 1 的特征的方法解決了。根據本發明, 提供了一種 制造電子器件的方法, 所述方法包括 : 提供包含半導體器件疊層的襯底 ; 在所述襯底上沉 積第一材料層, 所述第一材料層是絕緣層 ; 在所述第一材料層上沉積活性有機材料層 ; 以 及在所述活性有機材料層上沉積第二材料層, 所述第二材料層是絕緣層。
     根據本發明的制造方法允許制造包含半導體器件疊層和含有活性有機材料的電 阻開關的電子混雜器件。第一材料層和第二材料層起到絕緣阻擋層的作用, 其防止材料從 相鄰層 ( 諸如半導體器件疊層的各層 ) 擴散到活性有機材料層, 或者防止活性有機材料擴 散到相鄰材料層中。 此外, 第二材料層可以起到絕緣阻擋層的作用, 用于防止活性有機材料 擴散到相鄰材料層中并且保護活性有機材料層免受相鄰材料層以及隨后的加工步驟的不 利影響。由于第一材料層和第二材料層作為絕緣阻擋層將活性有機材料層夾在中間, 所以 可以提高活性有機材料和電阻開關的耐久性。 根據本發明的方法可以通過使用常規的半導 體加工技術諸如半導體光刻和 CMOS 加工來完成。
     根據一個實施方式, 該方法包括 : 圖案化第一材料層 ; 以及利用第一材料層作為 掩模形成用于接觸活性有機材料層的底電極。具體地, 可以通過包括刻蝕圖案化第一材料 層以獲得一個或多個接觸孔的半導體光刻工藝并通過在接觸孔中沉積諸如但不限于 Al, Cu, Ag, Pt, Au, Ni, Ti, Cr, PANI, Baytron P 的合適導體材料, 來形成底電極。以同樣的方 式, 可以制備用于接觸下方的半導體器件疊層的一個或多個額外的接觸。 此外, 底電極可以 被設置來接觸半導體器件疊層和活性有機材料層兩者。根據本發明的另一實施方式, 該方法包括圖案化第二材料層 ; 以及利用第二材料 層作為掩模形成用于接觸活性有機材料層的頂電極。與底電極相類似, 可以使用包括刻蝕 的標準半導體光刻工藝來形成用于接觸活性有機材料層的頂電極。
     通過形成將活性有機材料層夾在中間的底電極和頂電極, 制備完整的電阻開關。 第一材料層和第二材料層將活性有機材料層夾在中間, 并且包封和保護活性有機材料層免 受環境 ( 諸如相鄰材料層 ) 和隨后的襯底加工步驟的影響。適用于第一材料層和第二材料 層的材料是介電材料, 諸如氧氮化硅 ( 諸如 SiOxNy) 以及 Si3N4, 或其他適于用作硬掩模的材 料。
     根據另一個實施方式, 該方法包括在第二材料層和活性有機材料層之間沉積第三 材料層。隨后, 第三材料層可以與第二材料層同時被圖案化, 以形成接觸孔。接著, 利用第 二材料層和第三材料層作為雙層掩模, 可以形成用于接觸活性有機材料層的頂電極。 因此, 第三材料層可以起到另一絕緣阻擋層的作用。
     優選地, 第三材料層的材料是 SiO、 SiO2 以及其他氧化物 ( 例如 Gd2O3、 Y2O3、 Al2O3、 BaSrTiO3、 BaTiO3) 或氟化物 (CaF2、 LiF) 中的一種的介電材料。優選地, 第三材料層利用不 使用等離子體的沉積工藝 ( 諸如蒸鍍工藝或電化學沉積工藝 ) 來沉積。因此, 可以避免在 沉積過程中等離子體對于活性有機材料層的不利影響。此外, 第三材料層在隨后的等離子 體沉積工藝 ( 諸如濺射或 PECVD 等, 其常用于 CMOS 工藝中沉積硬掩模并已經被證明是高精 度的和成本高效的 ) 過程中保護活性有機材料層。 根據另一實施方式, 該方法包括圖案化第二材料層和第三材料層, 圖案化第二材 料層和第三材料層包括刻蝕第二材料層和第三材料層, 其中所述第二材料層和第三材料層 具有不同的刻蝕速率。合適的刻蝕工藝包括濕法刻蝕和等離子體刻蝕。因此, 第二材料層 和第三材料層形成雙層掩模, 所述雙層掩模包括接觸孔, 電極材料諸如但不限于 Au, Ni, Pt, Cu, Al, Ag, Cr, Ti, PANI 和 Baytron P 可以沉積到所述接觸孔中, 以接觸電阻開關的活性有 機材料層。利用具有不同刻蝕速率和對于特定化學刻蝕劑具有不同的敏感性的材料, 第二 材料層和第三材料層中的一個可以用作刻蝕停止層 (stop etch barrier)。 優選地, 直接提 供在活性有機材料層的頂部上的第二材料層被用作刻蝕停止層, 并且具有比第三材料層更 低的刻蝕速率以及比活性材料更高的刻蝕速率。
     根據另一個實施方式, 第二材料層的沉積利用不使用等離子體的沉積工藝 ( 諸如 蒸鍍或電化學沉積 ) 來完成, 而第三材料層利用等離子體沉積工藝 ( 諸如濺射或 PECVD) 來 完成。
     根據另一個實施方式, 該方法包括沉積水平延伸的金屬條, 所述金屬條與頂電極 和底電極之一相連。 因此, 可以制造縱橫條幾何形狀的電極, 該電極包括一個或多個與若干 與電阻開關的底電極接觸的第一條 ; 以及相對于與若干電阻開關的頂電極連接的第一條以 非零角度 ( 諸如 90 度 ) 延伸的相應的條。
     根據本發明, 提供了一種電子器件, 其包括 : 具有半導體器件疊層的襯底 ; 襯底上 的第一材料層, 所述第一材料層是絕緣層 ; 第一材料層上的活性有機材料層 ; 以及活性有 機材料層上的第二材料層, 所述第二材料層也是絕緣層。
     根據本發明的電子器件是混雜電子器件, 其集成了半導體器件疊層和包含活性有 機材料層的電阻開關。第一材料層和第二材料層起到絕緣阻擋層的作用, 其防止材料從相
     鄰層 ( 諸如半導體器件疊層的各層 ) 擴散到活性有機材料層, 或者防止活性有機材料擴散 到相鄰材料層中。 此外, 第二材料層可以起到絕緣阻擋層的作用, 其防止活性有機材料擴散 到相鄰材料層中并保護活性有機材料層免受相鄰材料層以及隨后的加工步驟的不利影響。 由于第一材料層和第二材料層作為絕緣阻擋層將活性有機材料層夾在中間, 所以可以提高 活性有機材料和電阻開關的耐久性。 根據本發明的電子器件可以通過常規的半導體加工技 術諸如半導體光刻和 CMOS 加工來制造。
     根據一個實施方式, 第一材料層包括至少一個接觸活性有機材料層的底電極, 第 二材料層包括至少一個接觸活性有機材料層的頂電極。因此, 提供了完整的電阻開關, 其 中, 活性有機材料層被夾在第一材料層和第二材料層之間, 并且被第一材料層和第二材料 層包封和保護。
     根據另一個實施方式, 該器件包括水平延伸的金屬條, 所述金屬條與頂電極和底 電極之一相連。優選地, 金屬條在第一材料層上延伸, 并沉積在第一材料層上。該金屬條可 以與第二金屬條一起形成縱橫條結構, 所述第二金屬條相對于第一金屬條以非零角度 ( 諸 如 90 度 ) 設置在第二材料層的頂部。因此, 通過在襯底上設置由一個或多個以縱橫條布置 的金屬條連接的若干半導體疊層和電阻開關, 可以形成現場可編程門陣列 (FPGA)。 根據另一個實施方式, 半導體器件疊層包括包含 PMOS 晶體管和 NMOS 晶體管的 CMOS 晶體管。因此, 根據本發明的混雜電子器件可以通過節省空間的 CMOS 工藝來制造。
     根據另一實施方式, 第一材料層和第二材料層之一或兩者的材料是氧氮化硅 (SiOxNy) 和 Si3N4 或任何其他適于用作硬掩模的介電材料中的一種的介電材料。因此, 第一 材料層和第二材料層可以用作分別用于形成一個或多個底電極和頂電極的硬掩模。
     根據另一個實施方式, 第三材料層的材料是 SiO、 SiO2 以及其他氧化物 ( 例如 Gd2O3、 Y2O3、 Al2O3、 BaSrTiO3、 BaTiO3) 或氟化物 (CaF2、 LiF) 中的一種的介電材料。
     根據一個實施方式, 襯底包括半導體疊層, 該疊層一般可包含多層應變的或未應 變的半導體層、 介電材料層或金屬材料層或其組合, 它們可以起到晶體管、 二極管、 電容器 的作用或者它們可以具有任意其他電子功能。
     根據另一實施方式, 活性有機層可以是有機半導體、 半導體 p-n 結、 電阻開關材料 或導電聚合物中的一種, 或者可以是其組合, 并且具有相應的功能性。 活性有機層也可以包 含若干層。
     根據另一實施方式, 活性有機層由分子層或金屬 - 絕緣體 - 金屬 (MIM) 結組成, 并且形成顯示電阻開關特性的電阻開關。電阻開關可以通過金屬 - 聚合物 - 金屬體系形 成, 其中聚合物含有半導體特性。此外, 該材料可以顯示所謂的 “燈絲開關效應” (filament switch effect)。
     根據另一實施方式, 用在 MIM 體系中的有機半導體材料可以是包括如下的組中的 聚合物 : 聚 ( 乙炔 )、 聚 ( 吡咯 )、 聚 (3- 烷基噻吩 )、 聚苯胺、 聚噻吩、 聚 ( 對苯硫醚 ) 和聚 ( 對 苯乙烯 )(PPV)、 聚吲哚、 聚芘、 聚咔唑、 聚薁 (polyazulene)、 聚氮雜卓、 聚 ( 芴 ) 和聚萘, 但 并不局限于此。P 型有機半導體例如是如下分子 : 并五苯、 并四苯并 [2, 3-b] 噻吩、 TIPS- 并 五苯、 α- 聯六噻吩 (α-sexithiophene)、 低聚噻吩 - 芴衍生物、 雙 ( 亞乙基二硫代 ) 四硫富 瓦烯 (BEDT-TTF)、 雙 (4, 5- 二氫萘 [1, 2-d]) 四硫富瓦烯、 酞菁銅 (II)、 八乙基卟啉合鉑, 其 中僅記載了一些但并不局限于此。 N- 型有機半導體是如下分子 : 富勒烯 -C60、 富勒烯 -C70、
     富勒烯 -C84、 十六氟酞菁銅、 內 - 四 ( 五氟苯基 ) 卟啉合 Pd(II)、 1, 4, 5, 8- 萘四羧二酸酐、 苝 -3, 4, 9, 10- 四羧二酸酐、 N, N’ - 二苯基 -3, 4, 9, 10- 苝二甲酰亞胺、 N, N’ - 二辛基 -3, 4, 9, 10- 苝二甲酰亞胺 (PTCDI-C8)、 N, N’ - 二苯基 -3, 4, 9, 10- 苝二甲酰亞胺 (PTCDI-Ph)、 7, 7, 8, 8- 四氰醌二甲烷 (TCNQ)、 2, 3, 5, 6- 四氟 -7, 7, 8, 8- 四氰醌二甲烷 (F4TCNQ), 但并不局 限于此。
     根據另一實施方式, 另一組適當的聚合物包括例如聚 (3- 己基噻吩 )(P3HT)、 聚苯 胺、 聚 ( 苯乙烯 )- 分散紅 1(PPV-DR1)、 聚硅氧烷咔唑 (PSX-Cz)、 聚吡咯、 聚 ( 鄰氨基苯甲 酸 )(PARA) 和聚 ( 苯胺 - 共 - 鄰氨基苯甲酸 )(PANI-PARA)。聚合物通過至少一種具有高離 子遷移性的金屬 ( 如 Cu、 Au、 Ag 等 ) 接觸。
     上述聚合物的結構式如下所示 :
     根據另一實施方式, 適用于活性有機層的材料還包括或由在施加電場時顯示傳導 性變化的材料組成, 這些材料諸如為電阻開關材料。電阻開關材料可以是含有如下組分的 材料, 這些組分響應于電場的施加而進行電荷轉移。這個范疇的材料還包括響應于電場的 施加而與連接的電極進行電荷轉移的電阻開關材料。適當的電極材料包括如 Cu、 Au、 Ag 等 的金屬。
     通常, 這些被稱為電荷轉移復合物的材料是電荷供體 - 電荷受體復合物, 其以至 少一種其中存在電荷由供體向受體片段的部分轉移的到激發態的電子電荷躍遷為特征。 電 荷可以是電子或空穴。
     電荷轉移復合物中的供體分子和受體分子被定義為 : 供體的最高被占據分子軌道
     (HOMO) 和受體的最低被占據分子軌道 (LUMO) 彼此充分接近, 結果在施加電場時, 供體的 HOMO 中的電荷可以轉移到受體的 LUMO, 反之亦然, 這取決于電場方向。
     供體分子是在電荷轉移復合物形成期間貢獻電荷的分子。
     供體分子可以包含如下供體基團中的一個或多個 : O-、 S-、 NR2、 NAr2、 NRH、 NH2、 NHCOR、 OR、 OH、 OCOR、 SR、 SH、 Br、 I、 Cl、 F、 R、 Ar, 但并不局限于此。它們可以是單個分子、 低 聚物或聚合物。
     根據另一實施方式, 活性有機層中的電阻開關材料包含下式之一的供體分子, 但 并不局限于此 :
     受體分子是在電荷轉移復合物形成期間接受電荷的分子。
     受體分子可以包含如下受體基團中的一個或多個 : NO2、 CN、 COOH、 COOR、 CONH2、 CONHR、 CONR2、 CHO、 COR、 SO2R、 SO2OR、 NO、 Ar, 但并不局限于此。它們可以是單個分子、 低聚物 或聚合物。
     在富勒烯衍生物、 半導體納米點 (semiconductor nanodot) 和貧電子過渡金屬復 合物中也找到了受體分子。
     根據另一實施方式, 電阻開關材料包含含有如下的組中的受體分子 : C60 富勒烯、 C61 富勒烯、 CdSe 和八乙基卟啉合鉑。
     根據另一實施方式, 活性有機層中響應于電場的施加進行電荷轉移的電阻開關材 料是具有共軛主鏈以及側鏈液晶聚合物的材料, 它們可以以單域結構形式或多域結構形式 定向。
     根據另一實施方式, 電阻開關材料具有下式, 但并不局限于此 :
     其中, R4 和 R5 在每次出現時獨立地選自包含如下的組 :
     R1 和 R2 獨立地選自含有如下的組 : 直鏈 C1-20 烷基、 支化 C1-20 烷基、 芳基、 被取代的 芳基、 烷基芳基、 被取代的烷基芳基、 烷氧基芳基、 被取代的烷氧基芳基、 芳氧基芳基、 被取 代的芳氧基芳基、 二烷基氨基芳基、 被取代的二烷基氨基芳基、 二芳基氨基芳基和被取代的 二芳基氨基芳基,
     R3 選自含有如下的組 : 直鏈 C1-20 烷基、 支化 C1-20 烷基、 芳基、 被取代的芳基、 烷基芳 基、 被取代的烷基芳基 ; 并且
     其中 R6 和 R7 在每次出現時獨立地選自含有如下的組 : 直鏈 C1-20 烷基、 支化 C1-20 烷 基、 芳基、 被取代的芳基、 烷基芳基、 被取代的烷基芳基、 -(CH2)q-(O-CH2-CH2)r-O-CH3, q 選自 范圍 1 ≤ q ≤ 10, r 選自范圍 0 ≤ r ≤ 20 ; 并且
     其中 L 和 M 在每次出現時獨立地選自含有如下的組 : 噻吩、 被取代的噻吩、 苯基、 被 取代的苯基、 菲、 被取代的菲、 蒽、 被取代的蒽、 任何可以以被二溴取代單體形式合成的芳族 單體、 苯并噻二唑、 被取代的苯并噻二唑、 苝和被取代的苝 ; 并且
     其中 m+n+o ≤ 10, m、 n、 o 中的每個獨立地選自范圍 1-1000 ; 并且
     其中 p 選自范圍 0-15 ; 并且
     其中 s 選自范圍 0-15,
     附加條件是, 如果 R4 是 H, 那么 R5 不是 H, 如果 R5 是 H, 那么 R4 不是 H。 根據另一實施方式, 活性有機層中的電阻開關材料具有下式, 但并不局限于此 :其中 L 在每次出現時獨立地選自由如下組成的組 : 噻吩、 被取代的噻吩、 苯基、 被 取代的苯基、 菲、 被取代的菲、 蒽、 被取代的蒽、 任何可以以被二溴取代單體形式合成的芳族 單體、 苯并噻二唑、 被取代的苯并噻二唑、 苝和被取代的苝 ; 并且
     其中 R6 和 R7 在每次出現時獨立地選自由如下組成的組 : 直鏈 C1-20 烷基、 支化 C1-20 烷基、 芳基、 被取代的芳基、 烷基芳基、 -(CH2)q-(O-CH2-CH2)r-O-CH3, q 選自范圍 1-10, r 選自 范圍 0-20 ; 并且
     R4 和 R5 在每次出現時獨立地選自包含如下的組 :
     根據另一實施方式, 電阻開關材料具有下式之一, 但并不局限于此 :
     根據另一實施方式, 電阻開關材料是具有下式的經封端的聚富勒烯, 但并不局限于此 :
     根據另一實施方式, 所述材料在含有半導體疊層的襯底上通過使用定向層或通過 其他方法 ( 諸如直接機械摩擦、 通過使用電場或磁場 ) 定向。定向導致偶極再取向并且導 致從電極的電荷轉移或者在該層組分間的電荷轉移更好。
     對于上述所有在電場中顯示電荷轉移的電阻開關材料而言, 電荷轉移可以在分子 內發生或者可以在材料的分子與分子之間發生。電荷轉移也可以在分子和連接的電極 ( 諸
     如場效應晶體管的柵電極或觸點 ) 之間發生。
     在分子內電荷轉移復合物中, 供體和受體片段是同一分子的部分。分子內電荷轉 移分子可以是單一分子、 低聚物或聚合物。
     根據另一實施方式, 電阻開關材料包括貧電子分子。 通常, 貧電子分子是具有吸電 子基團 ( 具有正 Hammett, δ, 常數 ) 和任意供電子基團的分子, 和直接連接到金屬上的配 體具有吸電子基團的過渡金屬復合物。它們可以是單個分子、 低聚物或聚合物。
     根據另一實施方式, 貧電子分子由下式之一定義, 但并不局限于此 :
     其中, R、 R 1、 R2、 R3、 R4、 R5、 R6 = C = O、 COOH、 F、 Cl、 Br、 I、 CN、 NO2、 NR3+、 O-Ar、 COOR、 OR、 COR、 SH、 SR、 CONH2、 CONHR、 CONR2、 CHO、 OH、 SO2R、 SO2OR、 NO、 C ≡ CR、 Ar ; 以及
     其中, M =過渡金屬, X, Y =吸電子基團, 如 C = O、 COOH、 F、 Cl、 Br、 I、 CN、 NO2、 NR3+、 N = C、 O-Ar、 COOR、 OR、 COR、 SH、 SR、 CONH2、 CONHR、 CONR2、 CHO、 C = N、 OH、 SO2R、 SO2OR、 NO、 C ≡ CR、 Ar, R1, R2 =芳族的、 烯丙基的 (allilylic) ; a, b =整數。
     根據另一實施方式, 貧電子分子包括下式之一, 但并不局限于此 :
     根 據 另 一 實 施 方 式,電 阻 開 關 材 料 包 括 氧 化 還 原 - 可 尋 址 分 子 (Redox-addressable molecule)。通常, 氧化還原可尋址分子是其中共軛長度及其具有的 傳導性在化學還原或氧化時變化的分子。它們可以是單個分子、 低聚物或聚合物。典型的 氧化還原可尋址基團是 4, 4’ - 聯吡啶鎓鹽。
     根據一個實施方式, 氧化還原可尋址分子由下式定義, 但并不局限于此 :
     其中, R1、 R2、 R3、 R4 =芳基或烷基, X- =陰離子。 根據一個實施方式, 氧化還原可尋址分子包括下式之一, 但并不局限于此 :
     電阻開關材料層通常是無定形的, 并且容易通過常規沉積方法諸如熱蒸鍍、 濺射 或旋轉涂布、 逐層沉積、 靜電自組裝、 Langmuir Blodgett 技術沉積在襯底頂部。
     根據另一實施方式, 含有貧電子分子的材料的具體實例是通過氯仿溶液的旋轉涂 布制備的六氮雜三萘撐 (HATNA) 的活性膜。該膜可以在真空條件下干燥。然后, 可以沉積 鋁電極, 從而形成完整開關。
     在應用電壓譜時, 可以在試驗裝置中測試 20 個循環中的開關比為 2.3。
     在氧化還原可尋址分子中, 通過電流的電子注入使分子化學還原, 并且在 π* 軌 道中的電子增量使材料的傳導性增加, 從而由低傳導狀態 ( 關斷 ) 轉換到高傳導狀態 ( 開 通 )。
     根據另一實施方式, 電阻開關材料包括例如通過 Langmuir Blodgett 技術制備的 氧化還原可尋址十八烷基紫精二溴化物層、 通過旋轉涂布氯仿 / 乙醇溶液制備的氧化還原 可尋址聚 ( 紫精 - 共 - 十二烷 ) 層、 和通過蒸鍍制備的氧化還原可尋址 1, 1’ - 二乙基 -4, 4’ - 聯吡啶鎓二溴化物層。當然, 這些材料也可以采用與其他材料相關的技術制備。
     歐洲專利申請 EP 07 01 57 11 公開了關于可用作電阻開關材料的材料的更多細 節及其制法, 該專利文獻通過引用插入此處。
     作為主要特性, 電阻開關材料層包含兩個層電阻不同的穩定狀態 : 低電阻狀態 ( 開通 ) 和高電阻狀態 ( 關斷 )。 通過應用正壓脈沖或負壓脈沖, 可以在這些狀態之間切換。 即便未向開關材料層施加電壓, 該開關材料層的狀態也被存儲下來。
     在電荷轉移復合物材料的情況下, 在施加電場時電荷轉移復合物的各組分間的傳 導性變化過程可以如下以分子尺度進行解釋 : 在低傳導狀態時 ( 這可以被認為是 “關斷” 狀 態 ), 電荷載流子 ( 諸如電子 ) 占據最低能量水平。由于施加電場諸如電壓脈沖, 所以電子 該材料處于高傳 由供體分子轉移到受體分子。結果, 電荷載流子占據較高能量水平。因此, 導或 “開通” 狀態。
     根據另一實施方式, 傳導性聚合物是含有如下的組中的聚合物 : 聚 (3, 4- 亞乙基 二氧噻吩 ) 聚 ( 苯乙烯磺酸酯 )PEDOT:PSS、 摻雜的聚苯胺, 但并不局限于此。
     所述器件可以包含迄今為止并未描述的附加層。具體地, 一個或若干個材料層可 以設置在襯底和介電層之間、 襯底和有機材料第一層之間、 介電層和有機材料第一層之間、 或者有機材料第一層和保護性第二層之間。
     由以下對本發明示例性實施方式的描述結合附圖可以得到本發明的進一步優點、 特點和特征。
     圖 1A-1Q 示意性地示出了本發明一個實施方式的混雜電子器件的半導體制造步 驟;
     圖 2 示意性地示出了所制造的器件的布局 ; 以及
     圖 3A-3C 示出了聚合物開關的 I-V 曲線以及相應的經由源極 / 漏極電壓執行的晶 體管讀出的 I-V 曲線。
     下面將參考示意圖 1A-1Q 以及圖 2 描述本發明的示例性實施方式。圖 1A 示出了 表示諸如 CMOS 晶體管疊層 ( 包括 MOSFET 晶體管 ) 的半導體疊層的最頂層的樣品 1。圖案 化的襯底 1 包括到半導體疊層的晶體管的接觸盤 2a。隨后, 通過適當的沉積技術諸如濺射 或 PECVD, 在襯底 1 的頂部沉積氮化硅 (SiN) 的第一材料層 3( 圖 1B)。
     在氮化硅 (SiN) 的第一材料層 3 的頂部旋轉涂布并干燥光刻膠 4a( 圖 1C)。隨后, 通過將光刻膠 4a 透過掩模 ( 沒有示出 ) 暴露于 UV 源, 來圖案化光刻膠 4a。隨后, 將正型光 刻膠 4a 顯影, 并且剝離處于已暴露于 UV 光的位置處的光刻膠 4a。 或者, 可以使用負型光刻 膠。然后在刻蝕步驟中, 第一材料層 3 在沒有光刻膠 4a 覆蓋的位置被刻蝕到接觸盤 2a, 如 圖 1D 所示。然后, 利用光刻膠 4a 作為掩模, 沉積 Au 接觸 2b( 圖 1E)。
     作為進一步的步驟, 剩余的光刻膠 4a 與沉積在其上的 Au 層一起被去除 ( 圖 1F)。 隨后, 新的一層光刻膠 4b 被旋轉涂布在襯底上。 此光刻膠層 4b 隨后通過透過光刻掩模 ( 沒 有示出 ) 暴露于 UV 輻射而被圖案化, 以包括從 Au 觸點 2b 中的一個開始延伸的條或通道, 如圖 1G 中所示。然后, 透過圖案化的光刻膠 4b, 在氮化硅 (SiN) 的第一材料層 3 上和在 Au 觸點 2b 中的一個上沉積 Au 金屬條 5( 圖 1H)。于是, 形成了底電極。
     在去除光刻膠 4b 掩模之后 ( 圖 1I), 利用旋轉澆鑄技術沉積例如聚 (3- 己基噻吩 ) 即 P3HT 的活性有機材料層 6( 圖 1J)。利用不用等離子體的沉積工藝在活性有機材料層 6 的頂部沉積氧化硅 (SiO) 的介電層 7。這樣的工藝可以是蒸鍍工藝或電化學沉積工藝。在 氧化硅層 7 的頂部沉積另一層介電材料 8, 諸如氮化硅 (Si3N4)。
     沉積在活性有機材料層 6 上的氧化硅層 7 和氮化硅層 8 以及第一材料層 3 充當被 夾在它們之間的活性有機材料層 6 的絕緣阻擋層。此外, 沉積在活性有機材料層 6 上的氧 化硅層 7 和氮化硅層 8 被用作用于隨后的沉積觸點和頂電極的工藝的雙層硬掩模。
     雖然氧化硅層 7 是蒸鍍的, 但是 Si3N4 氮化硅通過濺射或 PECVD 沉積。因此, SiO 層保護活性有機材料層 6 免受濺射工藝的不利影響。
     在透過氮化硅層 8 頂部上的圖案化的另一光刻膠掩模層 4c 刻蝕氮化硅層 8, 氧化 硅層 7 和活性有機材料層 6 之后 ( 圖 1L), Cu 觸點 2c 被沉積在 Au 觸點 2b 的頂部 ( 圖 1M)。
     隨后, 去除光刻膠層 4b 和沉積在光刻膠層 4b 上的 Cu 材料 ( 圖 1N)。另一光刻膠 層 4c 被旋涂在氮化硅的頂層 8 上, 并且透過光刻掩模 ( 沒有示出 ) 暴露于 UV 輻射。光刻 掩模包含 L 形特征, 所述 L 形特征在隨后的刻蝕步驟中利用圖案化光刻膠層 4c 作為掩模被 轉移到氮化硅層 8 和氧化硅層 7( 圖 1O)。接著在先前刻蝕中暴露的活性有機材料層 6 上沉積 Cu 的 L 形條 9( 圖 1P), 以形成頂電極。最后, 剝離光刻膠層 4c。Au 條 5 和 L 形 Cu 條 9 的端點彼此交疊布置, 并在其重疊部分限定電阻開關 10。電阻開關 10 可以通過向條施加 電壓或電壓脈沖或者電流或電流脈沖來切換。
     在下文中列出了用于上述制造工藝的示例性工藝參數。 實施例 在 CMOS 芯片上制造分子開關
     1. 清潔芯片 : 在丙酮中 15 分鐘 & 在包括超聲的丙酮中 2 分鐘 & 在包括超聲的異 丙醇 (IPA) 中 2 分鐘
     2.Si3N4 的濺射 : (60nm : 500W 持續 20min ; 工藝壓強 : 1.9E-2mbar)
     3.Si3N4 的光刻 :
     i.AZ-nlof 的旋涂 : 5 秒 @1000RPM & 30 秒 @4000RPM
     ii. 硬烘焙 : [email protected]
     iii. 曝光 : 6.5 秒
     iv.PEB : [email protected]
     v. 光刻膠的顯影 : 在 MIF726 中 110 秒 + 急止浴 (dH2O)
     vi. 用于接觸孔的 Si3N4 刻蝕 :
     -RIE : 20sccm CF4 ; 20sccm CHF3 ; 300Watt ; 30mTorr ; 80sec
     vii.Cr/Au 的蒸鍍 : 5nmCr/[email protected]/[email protected]
     viii. 剝離 : 在丙酮中整夜 + 短時間超聲 & IPA+ 短時間超聲
     4. 底電極的光刻 :
     i.AZ-nlof 的旋涂 : 5 秒 @1000RPM & 30 秒 @4000RPM
     ii. 硬烘焙 : [email protected]
     iii. 曝光 : 6.5 秒
     iv.PEB : [email protected]
     v. 光刻膠的顯影 : 在 MIF726 中 110 秒 + 急止浴 (dH2O)
     vi. 底電極的蒸鍍 : 5nm [email protected]/sec & 35nm [email protected]/[email protected] 基礎壓強
     vii. 剝離 : 在丙酮中 30min+ 超聲 & IPA([email protected]%超聲 )
     5. 旋涂 P3HT 聚 (3- 己基噻吩 )( 約 140nm)
     6. 沉積 15nm [email protected]/[email protected]
     7. 濺射 35nm SiN(500W 持續 15min ; 工藝壓強 : 1.9E-2mbar)
     8. 過孔的光刻 :
     i.AZ-nlof 的旋涂 : 5 秒 @1000RPM & 30 秒 @4000RPM
     ii. 硬烘焙 : [email protected]
     iii. 曝光 : 6.5 秒
     iv.PEB : [email protected]
     v. 在 RIE 中的 Si3N4 & SiO & P3HT 的刻蝕 :
     a)Si3N4 : 3sccm O2 ; 35sccm CF4 ; 200Watt ; 75mTorr ; 30sec
     b)SiO : 20sccm CF4 ; 20sccm CHF3 ; 300Watt ; 30mTorr ; 20sec
     c)P3HT : 20sccm O2 ; 30Watt ; 100mTorr ; 150sec
     vi. 蒸鍍 110nm [email protected]/[email protected]
     vii. 在丙酮中剝離和在 IPA 中清洗
     9. 頂電極的光刻 :
     i.AZ-nlof 的旋涂 : 5 秒 @1000RPM & 30 秒 @4000RPM
     ii. 硬烘焙 : [email protected]
     iii. 曝光 : 6.5 秒真空
     iv.PEB : [email protected]
     v.Si3N4 和 SiO 的刻蝕 :
     a)Si3N4 : 3sccm O2 ; 35sccm CF4 ; 200Watt ; 75mTorr ; 30sec
     b)SiO : 20sccm CF4 ; 20sccm CHF3 ; 300Watt ; 30mTorr ; 20sec
     vi. 蒸鍍 50nm [email protected]/[email protected]
     vii. 在丙酮中剝離, 在 IPA 中清洗
     利用所制造的器件進行電學測量。
     測量包括芯片的晶體管 11 的檢測。隨后進行電阻開關 10 的測量。它們表明了從 初始的關狀態到開狀態的切換是可能的。也觀察到了反向切換。在包括施加非常高的電壓 的電阻開關 10 的測量之后, 對晶體管之一的測量結果沒有顯示其性能的劣化。
     然后, 檢測了聚合物電阻開關 10 和晶體管 11 的組合。圖 2 示意性地示出了所制 造的器件的布局。晶體管 11 的柵極 12 經由頂電極 (TE)(2c) 并經由相應的聚合物開關 10 編址, 而通過測量在固定的源極 / 漏極電壓 (VSD) 下作為施加到相應的頂電極 (2c) 的電壓 (VG) 的函數的相應讀出晶體管 11 的源極 / 漏極電流 (ISD), 完成晶體管讀出。
     在上述實例中, 被檢測的電阻開關 10 初始處于關狀態。如預期的, 關狀態導致最 小 (ISD = [email protected] = 2V 和 VG = 2V) 的晶體管響應。相應的讀出曲線被示于圖 3C( “關狀 態” 曲線 )。
     然后, 通過在電阻開關 11 的底觸點 2b 和頂觸點 2c 之間施加 5V 的電壓, 將電阻開 關 11 轉變為開狀態。相應的 I-V 曲線被示于圖 3A。如在圖 3C 中的 “開狀態” 曲線中可看 到的, 晶體管 11 的如下讀出示出了正常的響應 (ISD = [email protected] = 2V and VG = 2V)。
     通過向電阻開關的頂電極 2c 和底電極 2b 施加 -3V 的電壓, 開關 11 被再次變回其 關狀態 ( 圖 3B), 導致如在圖 3C 的 “關狀態” 曲線中可看到的相同的最小晶體管響應。
     總之, 可以重復地將電阻開關在其關和開狀態之間切換 ( 隨機訪問存儲器 (RAM) 行為 )。晶體管讀出相應地改變。
     上述本發明的特征可單獨或以任何組合而對于發明來說具有重要性。
     參考文獻 :
     [1.]K.K.Likharev, D.B.Strukov, in Introducing Molecular Electronics2007.
     [2.]D.B.Strukov, K.K.Likharev, Nanotechnology 2005, 16 888-900.
     [3.]G.S.Snider, R.S.Williams, Nanotechnology 2007, 18 035204.

關 鍵 詞:
電子 混雜 器件
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
關于本文
本文標題:電子混雜器件.pdf
鏈接地址:http://www.rgyfuv.icu/p-6420489.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
山东11选5中奖结果走势图