• / 10
  • 下載費用:30 金幣  

集成電路裝置.pdf

摘要
申請專利號:

CN201110093464.8

申請日:

2011.04.12

公開號:

CN102738102B

公開日:

2015.01.07

當前法律狀態:

授權

有效性:

有權

法律詳情: 授權|||實質審查的生效IPC(主分類):H01L 23/488申請日:20110412|||公開
IPC分類號: H01L23/488; H01L23/52 主分類號: H01L23/488
申請人: 聯詠科技股份有限公司
發明人: 林泰宏; 蔡昌典
地址: 中國臺灣新竹科學工業園區新竹縣創新一路13號2樓
優先權:
專利代理機構: 北京同立鈞成知識產權代理有限公司 11205 代理人: 劉芳
PDF完整版下載: PDF下載
法律狀態
申請(專利)號:

CN201110093464.8

授權公告號:

102738102B||||||

法律狀態公告日:

2015.01.07|||2012.12.12|||2012.10.17

法律狀態類型:

授權|||實質審查的生效|||公開

摘要

一種集成電路裝置,包括一基材、一第一內接墊、一第二內接墊、一外接墊以及一打線;基材內埋一第一電路、一第二電路、至少一內聯機與一靜電防護電路;第一內接墊配置于基材的表面并電性連接第一電路。第二內接墊配置于基材的表面并電性連接第二電路。外接墊配置于基材的表面;第一內接墊經由打線電性連接第二內接墊。第一內接墊經由內聯機電性連接靜電防護電路;靜電防護電路電性連接外接墊;外接墊用以電性連接一外部封裝接腳。本發明的集成電路裝置具有較佳的電性表現,且可避免內部電路受到靜電的破壞。

權利要求書

權利要求書
1.  一種集成電路裝置,包括:
一基材,內埋一第一電路、一第二電路、至少一內聯機與一靜電防護電路;一第一內接墊,配置于該基材的表面并電性連接該第一電路;一第二內接墊,配置于該基材的表面并電性連接該第二電路;一外接墊,配置于該基材的表面;以及一打線,其中該第一內接墊經由該打線電性連接該第二內接墊,該第一內接墊經由該
內聯機電性連接該靜電防護電路,該靜電防護電路電性連接該外接墊,該外接墊用以電性連接一外部封裝接腳。

2.  根據權利要求1所述的集成電路裝置,其中該第一電路為邏輯電路、數字電路或內存電路。

3.  根據權利要求1所述的集成電路裝置,其中該第二電路為邏輯電路、數字電路或內存電路。

4.  根據權利要求1所述的集成電路裝置,其中該第一內接墊包括一第一金屬墊、一第二金屬墊與一介電層,該第一金屬墊電性連接該第二金屬墊,該介電層位于該第一金屬墊與該第二金屬墊之間。

5.  根據權利要求4所述的集成電路裝置,其中該第一金屬墊具有一打線接合區與一導通區,該第一內接墊還包括多個導通件,貫穿該介電層并連接該第一金屬墊的該導通區與該第二金屬墊。

6.  根據權利要求5所述的集成電路裝置,其中該導通區位于該打線接合區的一側。

7.  根據權利要求5所述的集成電路裝置,其中該導通區環繞該打線接合區。

8.  根據權利要求5所述的集成電路裝置,其中該第二金屬墊具有多個開孔,位于該打線接合區下方。

9.  根據權利要求4所述的集成電路裝置,其中該第一金屬墊與該第二金屬墊的材質為
銅。

10.  根據權利要求4所述的集成電路裝置,其中該第一金屬墊的材質為鋁,該第二金屬
墊的材質為銅。

11.  根據權利要求1所述的集成電路裝置,其中該第二內接墊包括一第一金屬墊、一第二金屬墊與一介電層,該第一金屬墊電性連接該第二金屬墊,該介電層位于該第一金屬墊與該第二金屬墊之間。

12.  根據權利要求1所述的集成電路裝置,其中該外接墊包括一第一金屬墊、一第二金屬墊與一介電層,該第一金屬墊電性連接該第二金屬墊,該介電層位于該第一金屬墊與該第二金屬墊之間。

13.  根據權利要求1所述的集成電路裝置,其中該基材的表面具有一線路凈空區,環繞該外接墊,該線路凈空區的外緣與該外接墊的外緣的距離介于2微米至50微米之間。

14.  根據權利要求13所述的集成電路裝置,其中該線路凈空區的外緣與該外接墊的外緣的距離為10微米。

說明書

說明書集成電路裝置
技術領域
[0001] 本發明涉及一種集成電路裝置,且特別涉及一種以打線取代部分內聯機的集成電路裝置。
背景技術
[0002] 集成電路裝置的內部的電性傳遞常用金屬內聯機來達成,而其連接的方式和途徑則通過集成電路設計軟件來做出實際圖面。這些金屬內聯機是以微影蝕刻等制程產生,因此配置方式、長度和寬度都會受到制程能力的限制,也限制了連接的電性表現。另一方面,在集成電路裝置與外部裝置的端子的電性傳遞方面,則常用打線技術來達成。打線技術是利用打線制程所產生的金屬線來連接,提供了更好的電性表現,在設計上也少了限制而有更佳的設計彈性。
發明內容
[0003] 本發明提供一種集成電路裝置,具有較佳的電性表現與靜電防護功能。
[0004]本發明的集成電路裝置包括一基材、一第一內接墊、一第二內接墊、一外接墊以及一打線。基材內埋一第一電路、一第二電路、至少一內聯機與一靜電防護電路。第一內接墊配置于基材的表面并電性連接第一電路。第二內接墊配置于基材的表面并電性連接第二電路。外接墊配置于基材的表面。第一內接墊經由打線電性連接第二內接墊。第一內接墊經由內聯機電性連接靜電防護電路。靜電防護電路電性連接外接墊。外接墊用以電性連接一外部封裝接腳。
[0005] 在本發明的一實施例中,第一電路為邏輯電路、數字電路或內存電路。
[0006] 在本發明的一實施例中,第二電路為邏輯電路、數字電路或內存電路。
[0007] 在本發明的一實施例中,第一內接墊包括一第一金屬墊、一第二金屬墊與一介電層,第一金屬墊電性連接第二金屬墊,介電層位于第一金屬墊與第二金屬墊之間。此外,第一金屬墊例如具有一打線接合區與一導通區,第一內接墊還包括多個導通件,貫穿介電層并連接第一金屬墊的導通區與第二金屬墊。另外,導通區例如位于打線接合區的一側。導通區環繞打線接合區。再者,第二金屬墊例如具有多個開孔,位于打線接合區下方。此外,第一金屬墊與第二金屬墊的材質例如為銅。另外,第一金屬墊的材質例如為鋁,第二金屬墊的材質為銅。
[0008] 在本發明的一實施例中,第二內接墊包括一第一金屬墊、一第二金屬墊與一介電層,第一金屬墊電性連接第二金屬墊,介電層位于第一金屬墊與第二金屬墊之間。
[0009] 在本發明的一實施例中,外接墊包括一第一金屬墊、一第二金屬墊與一介電層,第一金屬墊電性連接第二金屬墊,介電層位于第一金屬墊與第二金屬墊之間。
[0010]在本發明的一實施例中,基材的表面具有一線路凈空區,環繞外接墊,線路凈空區的外緣與外接墊的外緣的距離介于2微米至50微米之間。線路凈空區的外緣與外接墊的外緣的距離較佳是10微米。
[0011]基于上述,在本發明的集成電路裝置中,內部電路利用內接墊以及打線而電性連接,且外接墊與內接墊之間連接有靜電防護電路。因此,本發明的集成電路裝置具有較佳的電性表現,且可避免內部電路受到靜電的破壞。
[0012] 為讓本發明的上述特征和優點能更明顯易懂,下文特舉實施例,并配合附圖作詳細說明如下。
附圖說明
[0013] 圖1A是本發明一實施例的集成電路裝置的剖面示意圖。
[0014] 圖1B是圖1A的集成電路裝置的電路方框圖。
[0015] 圖2是圖1A的第一內接墊的剖示圖。
[0016] 圖3與圖4分別是圖2的兩個金屬墊的主視圖。
[0017] 圖5是另一實施例的第一內接墊的第一金屬墊的主視圖。
[0018] 圖6是本發明另一實施例的基材的表面的局部示意圖。
[0019] 圖7是本發明另一實施例的外接墊與其周邊線路的配置方式的示意圖。
[0020] 附圖標記:
[0021] 集成電路裝置100;基材110; 第一內接墊120;[0022] 第一金屬墊122; 第二金屬墊124; 介電層126;[0023] 導通件128; 第二內接墊130; 外接墊140;[0024] 打線150; 第一電路160; 外接墊200;[0025] 第二電路170; 靜電防護電路180;下層金屬墊300;
[0026] 網格線310; 打線接合區R12; 外部封裝接腳T10;[0027] 導通區R14; 打線接合區R22; 線路凈空區R30;[0028] 導通區R24; 距離D10; 距離D20。
具體實施方式
[0029] 圖1A是本發明一實施例的集成電路裝置的剖面示意圖,圖1B是圖1A的集成電路裝置的電路方框圖。請參照圖1A,本實施例的集成電路裝置100包括一基材110、一第一內接墊120、一第二內接墊130、一外接墊140以及一打線150。基材110內埋一第一電路160、一第二電路170、至少一內聯機112與一靜電防護電路180。本實施例的基材110還可包括多條內聯機114。第一內接墊120配置于基材110的表面并電性連接第一電路160。第二內接墊130配置于基材110的表面并電性連接第二電路170。外接墊140配置于基材110的表面。第一內接墊120經由打線150電性連接第二內接墊130。第一內接墊120經由內聯機112電性連接靜電防護電路180。靜電防護電路180電性連接外接墊140。外接墊140用以電性連接一外部封裝接腳T10。
[0030] 在其它實施例中,外接墊140也可以直接經由內聯機112電性連接第一內接墊120
而不經由靜電防護電路180。
[0031] 請參照圖1A與圖1B,一外部系統S10所提供的訊號會先傳遞至外部封裝接腳T10,再從外部封裝接腳T10經由打線、外接墊140與內聯機114傳遞至靜電防護電路180。接著,訊號再從靜電防護電路180經由內聯機112、第一內接墊120與打線150傳遞至第二
內接墊130,再從第二內接墊130經由內聯機114傳遞至第二電路170。
[0032]在本實施例的集成電路裝置100中,基材110內的第一電路160與第二電路170不僅可采用內聯機的路徑進行訊號傳遞,還可以經由第一內接墊120、打線150與第二內接墊130的路徑進行訊號傳遞。打線150是利用打線制程所形成的位于基材110之外的金屬線,打線150的線寬遠較內聯機的線寬大,因此打線150的電阻值較小而可獲得較佳的電性表現。另外,利用打線150來進行第一電路160與第二電路170之間的信號傳遞,可避免采用內聯機進行信號傳遞時必須想辦法避開基材110內的各種電路的困擾,也可減少形成內聯機所需的金屬層的數量而進一步節省形成內聯機所需的光罩數量,大幅縮短了集成電路裝置100的設計時程。
[0033]在本實施例的集成電路裝置100中,外接墊140與第一內接墊120之間存在靜電防護電路180。靜電防護電路180可避免第一電路160與第二電路170被從外部封裝接腳T10與外接墊140傳來的靜電破壞。
[0034]舉例而言,本實施例的第一電路160可以是邏輯電路、數字電路、內存電路或其它電路。第二電路170也可以是邏輯電路、數字電路、內存電路或其它電路。
[0035]圖2是圖1A的第一內接墊的剖示圖,而圖3與圖4分別是圖2的兩個金屬墊的主視圖。請參照圖2,本實施例的第一內接墊120包括一第一金屬墊122、一第二金屬墊124與一介電層126,第一金屬墊122電性連接第二金屬墊124,介電層126位于第一金屬墊122與第二金屬墊124之間。由于第一內接墊120采用了雙層金屬墊的結構,在進行打線制程時可降低打線的沖擊力對于第一內接墊120下方的結構的影響。因此,第一內接墊120下方也可配置電路,有利于縮減集成電路裝置的整體尺寸。
[0036] 請參照圖2與圖3,第一金屬墊122例如具有一打線接合區R12與一導通區R14。第一內接墊120還包括多個導通件128,貫穿介電層126并連接第一金屬墊122的導通區R14與第二金屬墊124。導通區R14位于打線接合區R12的一側。打線接合區R12是后續進行打線制程時承受沖擊力的區域,打線接合區R12不配置導通件128的設計方式可提升第一內接墊120的耐沖擊強度。請參照圖2與圖4,第二金屬墊124可具有多個開孔P10(僅顯示于圖4),位于打線接合區R12下方。開孔P10也可提升第一內接墊120的耐沖擊強度。另外,第一金屬墊122的打線接合區R12則保持完整以與打線保持最大的接觸面積而提升電性表現。藉由上述設計,第一內接墊120會較具有彈性而可減輕打線制程中施加在第一內接墊120上的應力的影響,以便于在第一內接墊120下方配置電路。請參照圖2,第一金屬墊122與第二金屬墊124的材質例如都是銅。或者,第一金屬墊122的材質為鋁,而第二金屬墊124的材質為銅。
[0037]圖5是另一實施例的第一內接墊的第一金屬墊的正主圖。請參照圖5,本實施例的第一金屬墊的導通區R24是環繞打線接合區R22。當然,導通區R24與打線接合區R22的相對位置也可采用其它適當的變化型態。
[0038]請參照圖1A,第二內接墊130與外接墊140也都可以采用類似第一內接墊120的結構,亦即由雙層金屬墊與位于雙層金屬墊之間的介電層所構成,以提升第一內接墊120的耐沖擊強度。
[0039]圖6是本發明另一實施例的基材的表面的局部示意圖。請參照圖6,本實施例的基材的表面具有一線路凈空區R30,環繞外接墊200。線路凈空區R30的外緣與外接墊200的
外緣的距離D10介于2微米至50微米,線路凈空區R30的外緣與外接墊200的外緣的距離D10較佳是10微米。線路凈空區R30可避免線路被打線制程的沖擊力破壞。相似地,前述實施例的內接墊的外圍也可設置線路凈空區。
[0040]圖7是本發明另一實施例的外接墊與其周邊線路的配置方式的示意圖。請參照圖
6與圖7,圖6是以外接墊200位于基材的最表層的部分來說明。然而,外接墊也可以如圖2的實施例所述,采用雙層金屬墊的設計。外接墊采用雙層金屬墊的設計時,下層金屬墊300與周圍的線路的關系可參照圖7。亦即是,圖7中的下層金屬墊300僅相當于圖2的第二金屬墊124,而下層金屬墊300上方會有相當于圖2的第一金屬墊122的上層金屬墊。然而,圖
7重點在說明下層金屬墊300與同一層的其它線路的關系,故在此并不顯示上層金屬墊。下層金屬墊300所在的金屬層通常會形成有橫向和縱向交錯網狀網格線(metalmesh)310,常見有對地網格線(groundmesh)或電源網格線(powermesh)。這些網格線在遇到下層金屬墊300時,若非必須與下層金屬墊300連接者,則應斷開而與下層金屬墊300保持一距離D20,此距離D20介于0.5微米至10微米之間,此距離D20較佳是2微米。
[0041]綜上所述,在本發明的集成電路裝置中,內部電路利用內接墊以及打線而電性連接,金屬打線可提供較佳的電性表現,且設計限制較少而可縮短設計時程,并可減少形成內聯機的金屬層的數量而降低成本。另外,在本發明的集成電路裝置中,外接墊與內接墊之間連接有靜電防護電路,因此可避免內部電路受到靜電的破壞。
[0042]雖然本發明已以實施例揭示如上,然其并非用以限定本發明,任何所屬技術領域中的普通技術人員,當可作些許的更動與潤飾,而不脫離本發明的精神和范圍。

關 鍵 詞:
集成電路 裝置
  專利查詢網所有資源均是用戶自行上傳分享,僅供網友學習交流,未經上傳用戶書面授權,請勿作他用。
關于本文
本文標題:集成電路裝置.pdf
鏈接地址:http://www.rgyfuv.icu/p-6420513.html
關于我們 - 網站聲明 - 網站地圖 - 資源地圖 - 友情鏈接 - 網站客服客服 - 聯系我們

[email protected] 2017-2018 zhuanlichaxun.net網站版權所有
經營許可證編號:粵ICP備17046363號-1 
 


收起
展開
山东11选5中奖结果走势图